信号源是现代雷达系统的重要组成部分，在雷达系统测试中，需要一种能产生不同测试信号的信号源。而以直接数字频率合成技术（DDS）为核心，以现场可编程门阵列（FPGA）为硬件基础实现便携式、低成本的雷达测试信号源是雷达中频测试信号源的发展方向。本论文首先分析了DDS原理以及DDS系统的构成，研究了DDS系统在理想情况下和非理想情况下的输出频谱，得出DDS频谱杂散的主要特点，分析比较了增大波形的有效存储容量、采用抖动技术和CORDCI算法等三种杂散抑制方法。以DDS技术为核心，设计了一种雷达中频测试信号源的系统方案和各模块硬件电路，包括FPGA模块、D/A模块、滤波器模块和放大衰减模块，其中FPGA模块包括电源电路、时钟电路和下载电路三部分。最后，以CycloneⅡ系列FPGA芯片EP2C8Q208C8N为平台完成了NIOSⅡ软核处理器系统、波形生成和波形调制的FPGA逻辑功能的设计和实现。其中波形生成部分是FPGA逻辑设计的关键，主要包括相位累加器和正弦查询表，波形调制部分包括线性调频、非线性调频和相位编码等。通过测试该雷达中频测试信号源最高输出频率达到35MHz，频率分辨率小于0.1Hz，频谱信杂比≥50dB，达到设计性能指标要求。