论文部分内容阅读
前向纠错码(FEC)技术是高速长距离光纤通信中的关键技术之一,使用ITU-T G.709/975中建议的RS(255,239)码能有效地提高光纤通信系统的传输质量和降低传输成本,RS(255,239)码也因此被称为标准FEC。随着光纤通信技术的发展,迫切需要纠错能力更强的所谓超强FEC,由RS码和BCH码组成的级联码由于具有更高的编码增益以及适中的解码复杂度而成为研究热点。高性能超强FEC的理论研究虽然已取得了许多进展,然而将级联码技术成功用于光纤通信系统的关键是设计实现低复杂度、高速的FEC芯片。本文主要研究了光纤通信中具有超强纠错能力的级联码技术,并以组成级联码的RS码和BCH码的高速低复杂度电路实现为主要研究内容。设计中主要采用优化的编解码器算法及其实现结构并考虑系统级的优化来降低硬件复杂度,同时采用并行处理和流水线技术提高电路的数据吞吐率。RS解码器的三个主要步骤即伴随式计算、关键方程求解和钱式搜索中,影响解码器吞吐率的瓶颈且最消耗芯片面积的是关键方程求解模块。论文探讨了RS解码器中广泛使用的改进的欧氏算法(ME)的实现,利用流水线技术和复用有限域乘法器的方法设计了一种低复杂度的ME算法实现结构。基于这种结构设计实现了2.5Gb/s的RS(255,239)解码器,该解码器可用作ITU-T G.709/975中建议的标准FEC,也可用作本文设计的级联纠错码的外码。传统二进制BCH编码器电路可由串行线性移位寄存器实现,但是在光通信这样的高速应用场合,必须使用同时处理多个数据比特的并行编码器,相应地也就需要并行BCH解码器。论文研究了并行BCH编码器的实现算法和结构,并用提出的算法设计实现了8比特数据并行处理的2.5Gb/s的BCH(2184,2040)编码器。这种算法的特点在于,对BCH长码编码器设计中普遍存在的扇出瓶颈问题,采用均衡负载和子表达式共享相结合的简单方法就可有效地消除其影响。在并行BCH解码器设计中,利用二进制BCH码的一些独特性质进行优化,首先设计了有限域多次方计算电路,实现了一种并行低复杂度伴随式计算电路;其次,采用有限域乘法器流水线设计、在关键路径上加入寄存器和资源复用的方法,设计了高速、低复杂度的BM算法电路实现结构;最后,对并行钱氏搜索电路中的乘法器进行了全局优化设计,可实现数据率达2.5Gb/s的BCH(2184,2040)解码器。对于RS和BCH编解码器中广泛使用的有限域乘法器,作者提出了一种全局优化的设计方法。这种方法既适用于变量乘法器也适用于常量乘法器,尤其对RS编码器和并行BCH解码器中的钱氏搜索电路等存在多常量乘法器组的应用场合有较明显的优化效果。设计的带有交织器的RS(255,239)+BCH(2184,2040)级联码已通过了基于FPGA的硬件系统的验证。论文对FEC系统结构和编解码器的优化实现的研究,对于我国研究开发具有自主知识产权的高性能的FEC芯片有重要价值。