本文介绍了低压降线性电压调整器(LDO,low dropout linear voltage regulator)的基本原理,对其设计方法和优化进行了讨论,并设计了一个低压、高电源抑制(PSR,power supply rejection)的结构。LDO由带隙基准参考电路(BGR,bandgap reference),误差放大器(Error Amplifier),导通器件(Pass Element)和反馈网络组成。误差放大器的增益和带宽决定了LDO的PSR。本文中使用电荷泵提高放大器的电源电压,以提高其增益。电荷泵只有一级,采用适和低压的交叉耦合结构。电路的补偿方法采用串联等效电阻(ESR, equivalent series resistor)补偿。本文通过对LDO各个模块的分析,在设计目标下优化了其参数,给出了基于Hspice的仿真结果并绘制了版图。电路使用0.18μm CMOS工艺仿真,结果表明所设计的LDO的输入为0.65-1V,输出为0.5V,输出电流最大为200mA。PSR在1kHz时为-78dB,线性调整率是0.017%/mV(Iout=100mA),负载调整率是0.020%/mA(Vin=0.9V)。电路在保证其他参数情况下,完成了低压、高电源抑制的设计目标。