高压集成电路（High Voltage Integrated Circuit,HVIC）旨在实现高低压信号转换和集成,如栅驱动集成电路、电源管理芯片等被广泛应用于空间和战略武器等辐射领域。横向双扩散金属氧化物半导体（Lateral Double-diffused Metal Oxide Semiconductor,LDMOS）作为HVIC的核心器件,由于耐高压需要长度较长且浓度较轻的漂移区,使其存在大面积的厚热氧化层,导致在辐射环境中LDMOS器件将面临更复杂和严重的辐射效应。此外,对于SOI LDMOS器件而言,由于埋氧化层的存在,可以改善器件的衬底漏电,但是会加剧器件总剂量退化。因此,本文针对高压抗辐射驱动电路的应用开展了双层浮空场板厚层SOI LDMOS器件设计及其辐射效应研究。主要的工作内容如下:首先,利用TCAD仿真软件开展了双层浮空场板厚层SOI LDMOS器件优化工作。采用双层浮空场板技术优化表面电场,获得更均匀的电场分布,提高了器件的击穿电压;同时又优化了N-drift区的厚度、电阻率以及P-top注入剂量等参数,进一步改善了器件的击穿电压。优化后器件的击穿电压超过700 V,阈值电压在3V左右。其次,对双层浮空场板厚层SOI LDMOS器件的辐射效应进行了研究。揭示了器件的多界面辐射损伤机理,采用厚顶层硅结构削弱了埋氧化层中陷阱电荷的影响,利用P-top屏蔽层技术降低了场氧化层中陷阱电荷的影响,提出了逆调制场加固技术,避免了BV单调降低,提高了器件抗总剂量辐射能力。同时在P-top层引入了与源金属短接的重掺杂区,增加了空穴的抽取通路,避免了寄生三极管开启,改善了器件的单粒子效应。最后,开发了高压抗辐射集成技术,进行了流片实验和辐射实验,研制出双层浮空场板厚层SOI LDMOS器件,实现了高低压单片集成。常态测试结果为:器件的击穿电压基本高于700 V,阈值电压在3.1 V左右。辐射实验结果:击穿电压为700 V时,器件抗总剂量能力＞150 krad（Si）;漏极电压为400 V时,抗单粒子烧毁的LET值＞75 Me V·cm~2/mg。