逻辑综合是集成电路设计中的关键步骤，其目的是将给定的抽象电路功能转换成具体的电路实现。本研究针对两类集成电路领域的新兴技术设计逻辑综合算法，在理论上分析了算法的性能与正确性，同时在实验上验证了算法的效果。集成电路领域的新兴技术涵盖了从器件级到系统级的多个层次。本文考察的第一类新兴技术是器件级的新兴技术---单电子晶体管（Single Electron Transistor)。相比传统的CMOS器件，该器件的主要优势在于低功耗。由于功耗是阻碍电路集成度进一步提升的主要因素之一，单电子晶体管具体有替代CMOS器件实现集成电路的巨大潜力。本文提出了一种基于二元决策图（Binary Decision Diagram)的单电子晶体管阵列的综合方法。虽然二元决策图和单电子晶体管阵列在结构上有许多共同点，但前者的非平面化使得直接映射十分困难。以往的综合方法基于从二元决策图提取的乘积项进行映射，但这些方法未能利用二元决策图和单电子晶体管阵列的相似性，因而面积也更大。我们的方法舍去乘积项这一过渡结构，将二元决策阁逐步转化成单电子晶体管阵列。我们考虑了两种常用的技术约束条件将算法改进。实验考察了一系列MCNC及 IWLS2005的基准电路，结果证明与以往的方法相比，我们的方法平均节省了51％的电路面积，而平均综合时间仅为以往方法的1/16。　　本研究关注的第二类新兴技术是基于随机比特序列运算的电路。这种电路基于随机序列编码，在这种编码中，每个实数值以一个随机比特序列表示。与传统的基于二进制编码的电路相比，基于随机序列编码的电使得路能以非常简单的电路完成算数运算。此外，这类电路具有很强的容错性，这一特点使得电路在适度的干扰下也能有效地工作。本文为基于随机序列编码的电路提出了一种普适的电路设计结构，并从理论上对其特性进行了分析。在此结构基础上，我们进一步设计了综合算法，来利用这种结构实现任意给定的算术运算。实验结果表明，与以往方法相比，我们综合得到的电路有更小的面积与更快的速度。