随着人工智能和物联网的发展,短距离、低功耗通信方式具有广阔的应用前景,BLE凭借其低复杂度、低成本、超低功耗等特性成为最具优势的短距离通信方式,其收发电路也成为研究的热点。本文设计了一款BLE(Bluetooth Low Energy)数字基带收发电路,重点研究了调制和解调模块的设计。论文从GFSK调制解调的基本原理出发,制定整体收发系统的实现方案,完成了收发电路的设计。主要工作包括:通过MATLAB建模仿真对收发系统的算法进行优化,进行性能分析,确保算法达到设计要求。对调制解调系统进行RTL级电路的设计和优化,以及对RTL仿真结果进行分析,确保符合设计要求。改进了频偏估计模块,提高了系统的抗频偏能力,对判决模块进行了改进,提高了系统的抗干扰性能。改进了三角变换模块,减少了资源消耗。在频偏估计模块,通过卡尔曼滤波器滤除带内噪声,卡尔曼滤波器的追踪特性契合频偏随时间变化的特点,提高了频偏估计的精度。判决电路使用均衡器减少了码间干扰,提高了系统性能。在三角变换模块,采用基于NCO的查表法,减小了ROM表的大小。采用相关器结构实现位同步和帧同步,使用拆分法和替代法,在不降低性能的前提下,降低了同步模块的复杂度和资源消耗,同时采用延迟机制提高了接入码的检测性能。论文最后对所设计的电路进行了功能验证和DC(Design Compiler)综合。结果表明,在13MHz系统时钟,信噪比10dB条件下,本文设计的BLE数字基带接收电路可以正确解调发送电路输出的已调信号,误码率小于0.1%,改进后的频偏估计电路和判决电路提高了抗频偏性能,允许载波频偏-247kHz~200kHz,调制频偏偏移-120kHz~175kHz。三角变换模块比传统电路节省了60%的硬件资源。