数字信号处理器是信号处理系统的关键器件，研制面向无线通信基站的DSP将对我国移动通信基础设备研制、生产和应用产生巨大的推动作用。YHFT-MatrixDSP是国防科技大学自主研发的一款面向LTE无线通信基站应用的高性能32位浮点数字信号处理器。本文依托“YHFT-Matrix DSP”的研发，旨在研究和设计面向LTE基站处理的高性能浮点算术部件，研究了当前面向LTE应用的先进DSP结构，同时对LTE基站处理的核心算法进行了分析研究，将这些算法映射到VLSI实现结构上，根据应用需求和算法映射结构研究设计了支持LTE核心算法的高性能浮点算术单元总体结构，该结构包括16个同构的向量运算单元PE和一个标量运算单元，每个PE均支持双精度和单精度的浮点算术操作。本文分析和比较了浮点加法器的基本算法和几种实现方法，以此为基础采用改进的单通路浮点加法器结构，参考借鉴复合加法器和前导0/1判断逻辑的设计思想与方法，研究设计了高性能浮点算术部件。在详细设计阶段合理地划分了流水站，研究了各种浮点指令之间的资源重用技术。最后对浮点算术单元的关键部件进行了研究和实现，对流水线通过加入站间有效信号进行低功耗控制的方法进行了研究。本文对所实现的浮点算术部件进行了模块级、系统级、门级网表、带反标延时门级网表的功能模拟验证，在系统级、门级网表、带反标延时的门级网表上进行了FFT等典型LTE算法的模拟验证，并进行了覆盖率分析。基于TSMC的65nm工艺库对所设计的浮点算术部件进行了Design Compiler综合，工作频率达到500MHz，功耗5.45mW，面积44887.68um2。流片后在板级测试中对芯片进行了功能测试和FFT等典型LTE算法测试，结果正确，性能达到500MHz设计要求。