图像的缩放作为数字图像处理的基本操作,已经广泛应用于遥感、监控、医疗等领域。所以研究图像的缩放有重要的应用价值。传统的图像缩放是在PC机上实现的,由于受到CPU结构的限制,运算速度不高,不能满足实时性要求较高、带宽较高的应用场合。针对这一情况,本文设计了基于FPGA和DDR2的图像缩放系统。本文首先介绍了最近邻插值、双线性插值、双三次插值算法的原理。然后论述了图像缩放系统的平台的设计,包括上位机、MCU和FPGA电路板的详细设计。借助于SPARTAN-6 MCB的使用,在此平台上实现了最近邻插值算法,取得了良好的实验效果。系统平台设计的核心是FPGA电路板的设计。该板的主控FPGA芯片是Spartan-6 LX-75芯片；单片机选择的是C8051F021；该板的特色在于使用了DDR2芯片作为缓存芯片,使用了SPARTAN-6芯片自带的MCB控制器来控制DDR2的读写操作。在此平台上,作者进行了插值算法的逻辑设计。该逻辑设计的特点在于使用了FPGA自带的乘法器IP核,结合DDR2的缓存完成了最近邻插值算法。这种设计方法直接利用插值算法的公式进行数学运算,与传统的通过卷积方式进行插值的实现方式相比,更加接近原始插值算法的准确结果,简化了数据流的控制。最后本文提出在FPGA上使用双线性插值算法实现图像缩放作为本文的后续工作。