论文部分内容阅读
静电放电(Electro-Static Discharge,ESD)是一个相当普遍的概念,几乎所有地方都会出现ESD现象。在半导体工业中,随着半导体工艺越来越先进,器件变得越来越小和更加复杂,集成电路(IC)中ESD的潜在破坏性变得更加明显,因此对于集成电路ESD防护是非常有必要的。本论文主要基于当前较为先进的28nm CMOS及GaAs PHEMT工艺,对具体应用的芯片做了完整的ESD测试及失效分析,分析其失效机理及芯片ESD薄弱点并提出ESD防护改进建议。在相应工艺下设计出分别符合相应ESD防护窗口的新型器件。最后对不同ESD防护结构,包括二极管、GGNMOS、RC触发NMOS的Power Clamp进行了 ESD特性、抗力缺陷的研究。本论文的主要研究内容和结论如下:(1)总结了先进28nm CMOS工艺下的防护设计难点及需求,给出了典型28nm CMOS工艺下的ESD设计窗口;总结了纳米集成电路中典型的两种ESD防护网络,并总结了各自的优缺点;(2)针对某款应用在工程中的28nm CMOS工艺的芯片做了全面的ESD测试及失效分析,判断芯片ESD防护薄弱点为ESD Clamp器件的导通电阻过大导致钳位的电压过高损伤PMOS/NMOS输出管及内部核心电路,通过对芯片全面的失效分析,总结了失效机理并提出优化建议;(3)提出了一种新型的双回滞MOS-SCR器件,并在28nm CMOS工艺下进行流片。该结构在传统的SCR可控硅中嵌入GGNMOS结构,使得GGNMOS和SCR在同一个器件中来共同泄放ESD电流。通过TCAD仿真,对流片器件的ESD测试以及一些失效分析验证了该新型器件的工作机理。通过调整器件参数,MOS-SCR器件可以同时具备GGNMOS低触发电压,高维持电压以及传统SCR高鲁棒性的优点,MOS-SCR器件很适用于28 nm CMOS工艺的ESD保护;(4)介绍了 GaAs工艺的高速光模块功率放大芯片的功能及应用。对于GaAs工艺下最核心的器件PHEMT进行了器件TCAD仿真,分析了其工作原理,模拟了在直流及瞬态ESD情况下器件的特性,帮助后续更好地进行相关电路的ESD防护设计;对具体某款GaAs PHEMT高速光模块功率放大器在TLP,HBM等测试系统下进行了 ESD鲁棒性的测试以及ESD的失效分析,确定了其GaAs工艺的ESD失效机理及薄弱点;(5)提出了 GaAs PHEMT器件形成的肖特基二极管串结构,并在相关工艺下进行了流片验证,其触发电压为0.7V,根据光模块芯片VC管脚具体的ESD防护窗口,对芯片的VC管脚加入了肖特基二极管串的ESD防护使其HBM等级由350V提高到了 750V。另外还提出了利用二极管触发PHEMT的新型ESD防护器件,相比于肖特基二极管,其具有更低的漏电流(10-9A)以及更高的鲁棒性;(6)针对不同ESD防护结构下,包括二极管、GGNMOS、RC触发NMOS的Power Clamp进行了 ESD特性、IC抗力缺陷的研究,包括EOS浪涌波形,更长脉宽、上升更缓慢的ESD脉冲等对ESD防护器件性能的影响。