论文部分内容阅读
随着信息技术的发展和消费电子的普及，具有硬件加密功能的U盘被各种机构和个人所需要。U盘的主要存储介质是NAND Flash，而受NAND Flash容易发生随机错误的影响，需要对存储的数据进行编解码运算。BCH码因为有良好的纠正随机错误的性能，严格的代数结构，构造相对容易等特点而被广泛应用于大容量的NAND Flash纠错中。所以设计一款应用与安全芯片的具有高纠错能力，高灵活度的BCH编解码器IP十分必要。本文从研究BCH码的编解码算法入手，结合NAND Flash的存储特性，针对一款安全芯片的设计需求，提出了设计的总体方案与目标。在深入理解算法后，先用软件实现了设计方案，验证其正确性，为IP设计奠定基础。然后，基于具有高纠错能力和并行可配置的设计方案，对BCH IP进行VLSI设计。采用模块化的设计思路，研究并运用了无求逆的Berlekamp-Massey算法，并行迭代计算伴随式等方式实现了算法上的优化，同时也针对编解码器中的有限域乘法器，提出了改进的贪婪算法和平衡树结构来达到面积优化和延时优化的效果。本文基于标准的IP设计流程，完成了一款应用于安全芯片的BCHIP。它的最强纠错能力达到每1024Bytes数据能纠正24bits的错误，具有8位并行同时可配置的编解码能力，可配置的数据长度为512Bytes和1024Bytes，可配置的纠错能力为8bits、16bits和24bits。同时采用分段编解码的方式适用于页容量为512、1k、2k、4k和8kBytes数据的NAND Flash。本文的主要工作与创新性主要体现在四个方面：1)提出并采用并行同时可配置的软件和硬件BCH编解码器设计方案。2)实现BCH IP的最强纠错能力可达每1024Bytes数据纠正24bits错误。3)从算法、面积、时延三方面着手对设计进行优化，提出了改进的贪婪算法应用于有限域乘法器优化。4)针对安全芯片采用标准IP设计流程完成可商用的BCH IP。本IP在设计完成后，经过严格的FPGA测试和后端设计验证，并达到了商用产品的水准，这对满足国家与人民的信息安全需求有积极意义。