AVS视频编码标准是中国第一个具有自主知识产权的数字视频编码技术标准，其编码效率与H.264/AVC相当，是MPEG-2的2～3倍。2006年2月，AVS视频编码标准正式被批准为国家标准，进入了产业化推广阶段。作为AVS视频产业链中最核心的部分，AVS视频编解码芯片的研究与设计对于AVS视频编码标准的推广起着极其重要的作用。据估计，未来十年我国解码芯片的年均需求量将达到4000多万片。因此，研究AVS视频解码器设计意义重大。　　 目前，软硬件协同设计方案已经逐渐成为了视频编解码器的主流解决方案。软硬件协同设计技术兼顾了软件的灵活性和硬件的高性能等特性，它使得复杂度极高的AVS视频解码器实现变得简单。本文基于嵌入ARM内核的SoC开发平台开展AVS视频解码器的软硬件协同设计研究。　　 首先，研究了软硬件协同设计技术。在软硬件划分中，除了考虑了各个模块的计算量外，还研究了处理器和硬件加速器间的通信开销、模块间的数据搬移对系统性能的影响。探讨了利用时间、空间并行技术来提高系统性能。　　 接着，以开源AVS视频解码参考代码rm52j为基础，将rm52j成功移植到了ARM平台上。分析了算法中各个模块的计算复杂度、处理器和硬件加速模块间的通信开销、以及硬件加速模块间的并行性操作等，给出了AVS视频解码器的软硬件协同设计架构。　　 最后，对AVS视频解码硬件加速模块——整数反变换、亮度插值和环路滤波进行了算法详细分析、硬件驱动代码设计和硬件电路设计，并在SoC平台上对包含这三个硬件加速模块的AVS视频解码器进行了软硬件协同测试验证和性能分析。测试结果表明，相对于纯软件实现，采用软硬件协同设计的AVS视频解码器在关键模块的执行速度上获得了2倍以上的提升。