论文部分内容阅读
相变存储器(Phase Change Random Access Memory，PCRAM)因读写速度快、与CMOS(complementary-metal-oxide-semiconductor,CMOS)兼容、可微缩性好等优点被认为是最有前景的新型存储技术之一。然而，传统Ge2Sb2Te5(GST)材料在热稳定性和可靠性方面存在不足，而能弥补GST缺点的新型材料Ti-Sb-Te(TST)和C-GeSbTe(CGST)的集成工艺却尚未开发。本文主要针对高密度(1D1R)PCRAM集成的刻蚀工艺展开研究，同时为了降低功耗，研究了新型器件结构制备工艺，获得的主要结果如下: 1.研究了TST的反应离子刻蚀(Reactive Ion Etching,RIE)的特性。选用CHF3/O2/Ar气体作为刻蚀气体，经刻蚀参数优化，获得了刻蚀速率为83nm/min，表面粗糙度小于1nm同时截面垂直的刻蚀结果。研究表明表面粗糙度随着O2的加入迅速减小，但却随着腔体气压的增大而增大。X射线光电子能谱(X-ray photoelectron spectroscopy,XPS)分析发现表面形成了TiFx、SbFx和TeFx等非挥发性氟化物，说明产生了一定的刻蚀损伤。 2.基于40nm工艺平台，开发了基于Si3N4层间隔离介质的相变材料TST和CGST集成的刻蚀工艺。对于CGST集成的刻蚀工艺，以HBr和Cl2/CH4作为主刻蚀气体，对比实验结果发现，在射频功率600W、腔体气压10mTorr和偏压300V的工艺条件下，两组刻蚀气体均能得到较好的截面形貌，但衬底损失过大。研究发现HBr中加入少量O2可以极大减小衬底刻蚀损失。采用TEM(Transmission Electron Microscope)和EDS(Energy Dispersive X-ray Spectroscopy)分析HBr刻蚀优化后的单元，发现刻蚀后Br和O原子渗透到浅表层。其次，对于TST集成的刻蚀工艺，先采用Cl2/CF4进行刻蚀，发现难以调节由微负载效应引起的衬底损失，难以达到集成的要求。改用HBr气体，加入少量O2来调节微负载作用带来的Si3N4衬底损失。经参数优化后（功率为600W、气压为10mTorr、偏压为300V），获得了截面垂直、表面无残留颗粒物附着、衬底损失小的刻蚀结果。对HBr刻蚀优化后的单元采用XPS分析，发现TST表面渗透有(Ti，Sb，Te)Brx、(Ti，Sb，Te)Ox等非挥发性物质且O原子渗透深度更大。此外，相比于Te元素，Ti和Sb更容易被氧化。 3.为了降低PCRAM的功耗，借鉴刀片加热电极的制备工艺，验证将相变材料制备成刀片状的可行性，进而验证双刀片器件结构的可行性。首先采用物理气相沉积方法在线状沟槽侧壁沉积了约10nm的GST薄膜。经扫描电子显微镜、TEM和EDS分析薄膜是连续紧密地附着在沟槽侧壁且组分均匀，这初步说明GST材料制备成刀片状是可行的。