论文部分内容阅读
计算机平台的高速发展要求I/O总线技术升级，I/O带宽的需求则驱动着传统的并行总线向高速串行总线过渡。PCI Express作为高速串行总线的典型应用，是第三代通用I/O总线技术，是高性能计算发展的关键技术。对PCI Express总线的研究具有重要意义。针对PCI Express总线，论文分别从系统拓扑结构，总线体系结构，物理层功能等方面进行研究，重点研究PCI Express总线物理层的基本构成、工作原理和物理编码子层的具体实现方式。PCI Express总线物理层的研究内容包含理论分析和实际设计两方面。理论分析方面，论文详尽分析物理层的所有功能模块，包括逻辑物理层和电气物理层。其中，逻辑物理层包含数据包装配与拆解电路、字节拆分与重组电路、扰码与解扰电路、编码与解码电路、符号锁定电路、频率补偿电路、多通道相位补偿电路和链路初始化与训练电路；电气物理层则包含锁相环电路、时钟数据恢复电路、并串转换与串并转换电路和差动发送与差动接收电路。根据PIPE接口协议，物理层还可划分为媒体访问控制层MAC、物理编码子层PCS和物理媒体接触层PMA。实际设计方面，论文主要研究物理编码子层PCS各功能模块的具体设计方法，包括逻辑运算8b/10b编解码电路、并行符号锁定电路、半满弹性缓冲器电路、电源管理电路、接收器状态反馈电路和时钟管理设计。针对物理编码子层代码设计，论文从多方面验证其功能的正确性和一致性。验证方案包括VCS软件仿真和FPGA验证。软件仿真涉及模块仿真、物理编码子层整体仿真和系统联合仿真三个方面。FPGA验证主要验证物理编码子层数据通路能否正确稳定传送数据。基于PCI Express2.0协议和PIPE2.0接口协议，物理编码子层PCS最终联合物理媒体接触层PMA，采用SMIC55nm CMOS工艺实现物理层芯片。基于该物理层芯片搭建测试系统测试芯片功能和性能，测试结果良好。总体上说，该物理编码子层设计具有一定的工程实践意义，同时可为后续研究提供参考。