随着芯片制造技术的高速发展,尤其是特征尺寸逐渐变小,集成电路可靠性问题变得至关重要。伴随着工艺尺寸到达纳米级别,在众多半导体失效机理中NBTI效应逐渐成为导致集成电路老化的主要原因,本文重点研究了集成电路可靠性设计的仿真流程,并结合实际应用提出抑制NBTI效应影响的电路优化方法。首先,介绍了可靠性退化机理,并对NBTI效应的两个主流模型（R-D,T/D）进行阐述,接着针对65纳米工艺,参照T/D模型框架,建立了可用于电路仿真的NBTI退化模型,并对模型进行了校准,该模型由静态NBTI退化模型,动态NBTI退化模型以及长期NBTI退化模型构成。接着,将NBTI退化模型通过开放模型接口（OMI）导入SPICE仿真工具,并采用优化的外推仿真方法,既保证了仿真精度,又兼顾了仿真速度,解决了目前固定步长所带来的问题。其次,针对典型模拟电路采用上述仿真方法进行老化仿真分析,实验电路包括差分放大器,折叠共源共栅放大器,环形振荡器以及带隙基准电压源。结果表明,差分放大器受到NBTI效应的影响并不是很大,但折叠共源共栅运算放大器由于采用折叠共源共栅级负载,NBTI效应对折叠共源共栅放大器的带宽的影响很大;环形振荡器受到NBTI效应影响使阈值电压退化量增加,从而导致反相器延时增加,进而使环形振荡器频率退化严重;带隙基准电压源受到NBTI效应的影响使得基准电压改变,造成功能失效。在对典型电路可靠性仿真研究的基础上,论文对一个欠电电压保护模块的NBTI老化效应进行了分析,结果表明:运用可靠性仿真技术得到欠电电压模块受到NBTI效应的影响不能实现发出信号使低端停止输入,造成功能失效。最后,通过对SRAM单元电路进行退化仿真后我们发现老化引起SRAM读延时退化达到31.14%并且SRAM数据存储发生紊乱,由此得出NBTI效应对于数字电路老化的影响巨大。针对目前数字电路防护技术存在问题进行分析,提出基于传输门的优化技术,有效解决目前老化防护技术存在的内部节点无法控制、防护结构面积过大或者防护结构受NBTI效应影响较大等问题。