随着数字化浪潮在无线通信领域的全面推进，对讲机数字化是必然趋势。数字对讲机专业芯片的缺乏导致数字对讲机成本居高不下，近年来全集成数字对讲机接收发机专用芯片已成为国内外研究的热点。全集成数字对讲机接收发机专用芯片主要包括前端射频电路和中频电路两部分，本文针对数字对讲机接收机专用芯片的系统架构和中频关键电路进行了研究。论文首先对三种常用的接收机结构进行了分析和比较，并结合数字对讲机物理层标准EN301166通信协议，确定了正交混频的低中频结构作为本课题对讲机接收机的系统结构。同时从低功耗的角度考虑，对接收机中中频关键模拟电路进行了设计和仿真，其中包括数控可变增益放大器、中频带基带的混频器和ΣΔ调制器。本文采用开环结构和级联方式，实现了线性增益变化范围为81dB，增益步长为3dB，其增益误差小于等于0.65dB的低功耗可变增益放大器电路，并创新地提出了一种新的输出共模稳定方法，省去了单独的共模反馈电路，大大节省了功耗和芯片面积。中频到基带的混频器采用无源双正交混频器，通过分析双正交采样电路的通道失配所引起的镜像干扰问题，提出了一种具有较好镜像抑制能力的改进的双正交采样电路，采用共享采样电容技术，有效地降低系统功耗和减少芯片面积。ΣΔADC中的模拟调制器采用改进的单环二阶多位量化低功耗结构，其中第一级积分器采用斩波技术提高了系统的低频特性，并采用低功耗全差分运算放大器，进一步降低了电路的功耗。本文最后利用TSMC0.18μ m1P4M CMOS工艺设计了相应电路和版图，并进行仿真验证。仿真结果表明，可变增益放大器电路和ΣΔ调制器电路的仿真结果都满足了设计要求，并且在3V电源电压下，可变增益放大器的电流消耗为504.7uA，ΣΔ调制器的电流消耗为634.5uA，满足了预期的低功耗设计要求。系统整体的实际性能有待流片测试。