随着半导体工艺技术的不断进步,金属氧化物半导体场效应晶体管MOSFET(metal-oxide-semiconductor field-effect transistor)的特征尺寸也在不断的减小,传统器件所采用的材料和器件结构将会接近或达到它们的极限。短沟道效应(SCE)、DIBL效应等对MOSFET阈值电压的影响越来越严重。传统的MOSFET器件结构在未来的发展受到了器件尺寸缩小的严重限制,要克服这障碍,需要从采用新材料,引入新器件结构两个不同的方面着手。基于SOI技术、应变硅技术、沟道掺杂工程等提出了新的器件结构,对新器件结构建立了物理模型,进行了分析和讨论。主要的研究工作和成果如下:1.本文在SOI MOSFET结构的基础上,引入应变硅沟道和Halo掺杂工程,提出了单Halo全耗尽应变Si SOI MOSFET结构。沟道电势采用抛物线近似,有效地求解了泊松方程,建立了表面势和表面场强模型,以及阈值电压模型。在建立模型的基础上,对新型器件结构的关键参数进行了讨论和分析。讨论了应变对沟道表面势、表面电场、阈值电压的影响。结果表明,在沟道中间段,Ge组分越大其表面势越大,靠近源漏端,Ge组分越大其表面势越小。在Ge组分相同时,Halo器件比非Halo器件的阈值电压大;在沟道长度特定的情况下,应变沟道的应变量越大其阈值电压越小。考虑了在不同漏源电压下,表面势随栅长L的变化,由于Halo掺杂的存在,Halo区下的电势分布几乎不受漏电压的影响。同时,将Halo结构器件和非Halo结构器件对漏致势垒降低的影响进行了对比分析,表明Halo结构器件能更好地抑制漏致势垒降低效应。2.提出了堆叠栅介质对称双栅单Halo应变Si金属氧化物半导体场效应管MOSFET新器件结构。采用分区的抛物线电势近似法和通用边界条件求解二维泊松方程,在全耗尽的条件下,建立了二维的表面势和阈值电压模型。其应变硅沟道有两个掺杂区域,和常规双栅器件(均匀掺杂沟道)比较,沟道表面势呈阶梯电势分布,能进一步提高载流子迁移率;探讨了漏源电压对短沟道效应的影响;分析得到阈值电压随缓冲层Ge组分的提高而降低;若堆叠栅介质的高k介质层的介电常数变大,源端应变硅沟道掺杂浓度升高,阈值电压都将会随之增大,并解释了其物理机理;分析结果表明:该新结构器件能够更好地抑制短沟道效应,减小阈值电压漂移,为纳米领域MOSFET器件设计提供了指导。3.提出了对称三材料双栅应变硅金属氧化物半导体场效应晶体管MOSFET器件结构,为该器件结构建立了全耗尽条件下的表面势模型、表面场强和阈值电压解析模型,并分析了应变对表面势、表面场强和阈值电压的影响,讨论了三栅长度比率对阈值电压和漏致势垒降低效应的影响,对该结构器件与单材料双栅结构器件的性能进行了对比研究。结果表明,该结构能进一步提高载流子的输运速率,更好的抑制漏致势垒降低效应。适当优化三材料栅的栅长比率,可以增强器件对短沟道效应和漏致势垒降低效应的抑制能力。因此,提出的对称三材料双栅应变硅金属氧化物半导体场效应晶体管器件结构有很好的应用前景。4.将应变工程、沟道掺杂工程和异质栅结构相结合,提出了非对称Halo异质栅应变Si SOI MOSFET新型器件结构。在沟道源端一侧引入高掺杂Halo结构,栅极由不同功函数的两种材料组成。考虑新器件结构特点和应变的影响,修正了平带电压和内建电势。通过边界条件,求解二维泊松方程,建立了全耗尽条件下表面势和阈值电压模型。模型详细分析了应变对表面势、表面场强、阈值电压的影响。由于Halo结构和功函数差的影响,沟道表面电势产生两个电势阶梯分布,表面电场产生两个电场峰值,使载流子的输运速度大为提高。适当增加第三个区域的长度,台阶电势和电场峰值均随之向源端移动,可使载流子更早地加速。而且,阈值电压随沟道长度的减小没有明显降落,说明能较好的抑制短沟道效应。将新器件结构和常规器件比较,证明新器件能够更好的抑制SCE和DIBL效应,进一步提高载流子的传输效率。该新型器件对器件的理论研究有一定的意义。总之,基于全耗尽SOI MOSFET器件结构,提出了几种新型SOI MOSFET器件结构,准确地建立了其物理模型,深入地进行了理论分析,得到了一些有意义的研究结果,为纳米CMOS器件的发展提供了有益的指导。