模数转换器(ADC:Analog-to-Digital Converts)作为数字世界与模拟世界之间的桥梁无论是在信号处理系统还是通信系统中都有着无可替代的作用。在众多不同的模数转换器结构中,为了求得高的解析度和高的转换速度,流水线结构是目前上佳的选择。这种结构在功耗、速度与精度上取得了良好折中,可以满足大部分应用系统对模数转换器的性能指标的要求。本论文在实际工程项目的支持下,主要研究标准CMOS工艺下,低功耗、高性能以及低电压条件下的流水线型模数转换器的电路设计技术。采用0.13μm标准CMOS工艺,设计并实现一种低功耗、12bit分辨率、40MS/s转换速率的流水线ADC。为长期演进(LTE:Long Term Evolution)无线通信系统提供一个可集成的高性能ADC,同时为高速ADC的产品化及今后更高性能的ADC研究奠定良好的基础。因此,本论文从低功耗、低电压流水线型ADC的基本设计原理和设计方法着手,针对其中最关键的电路单元运算放大器和采样开关进行了深入研究,取得的主要成果包括:1)将衬偏效应抵消的T型开关引入运放共享的流水线级,提出了级间串扰抵消的运放共享流水线结构,仿真结果表明,该结构相较于传统的运放共享结构在SNDR上提高了3.42dB;2)为了在低电源电压下获得较大的信号摆幅,设计了一个采用混合频率补偿方法的两级增益提升循环折叠的共源共栅(RFC:Recycling Folded Cascode)运算放大器,并深入分析了该运放的小信号频率特性,设计的运放应用在各流水线级电路中,在保持较低功耗的同时获得了足够的增益和速度,仿真结果显示,设计的运放达到100dB直流增益、640MHz单位增益频宽,功耗7.6mW;3)提出了一种新的双通道MOS自举开关电路并将其用于前端输入采样。设计的电路充分考虑了器件可靠性与轨到轨的应用要求,采用同时自举nMOS和pMOS的并行结构,在降低MOS开关导通电阻的同时,在输入信号的全摆幅范围内实现了接近常数的导通电阻值,而且提出的自举电路与标准的N-WELL CMOS工艺兼容。采用标准的TSMC 0.13μm CMOS工艺进行仿真测试,设计开关的导通电阻在输入信号全摆幅范围内的变化小于4.3%,有效提高了采样电路的精度和线性度;4)改进了传统的nMOS栅压自举开关并将其用于底板采样的共模开关,设计的电路有效缓解了传统开关中的电荷泄漏问题,提高了自举栅压值。仿真结果表明,改进的开关电路在自举栅压上相较于传统开关提高了70mV,确保了模数转换器在信号输入频率较高时仍然有较好的性能。流片测试结果表明,设计的流水线ADC在4.3MHz模拟输入信号和40MS/s采样率下,其功耗为28.4mW,SFDR为75.7dB,SNDR为62.74dB,满足了设计要求,也证实了本文所提出相关设计技术的有效性。