论文部分内容阅读
专用指令集处理器(ASIP)是一种新型的具有处理器结构的芯片，具有可定制性，应用在某些特定领域，通过功能定制，能对嵌入式系统进行优化，提高嵌入式设备的执行效率，随着嵌入式领域的发展，ASIP得到了广泛应用。
随着ASIP应用面的扩大，对ASIP的设计周期，设计成本等非功能性要求越来越高，而流水线结构层设计是ASIP设计中最复杂的部分之一，传统的ASIP流水线设计方法已经无法满足要求，本文针对传统设计方法设计周期长，更改底层逻辑的工作量大的不足，探讨了一种基于“描述-综合”的设计方法学，对ASIP流水线微结构进行建模，用可执行描述语言对模型描述，通过逻辑综合，生成RTL级的HDL描述，采用这种设计方式，能快速的对流水线结构验证和优化，更改流水线结构只需要修改上层的模型描述，自动映射生成下层流水线结构，减少了设计者工作量，缩短了ASIP设计周期。
本文遵循“描述-综合”的设计方法学，采用Petri网对ASIP流水线进行建模，给出了三种不同架构的流水线Petri网模型，用可执行的PNML(Petri网标记语言)描述语言对流水线模型进行描述，利用自行设计完成的流水线集成开发环境，对OTA架构的流水线模型进行动态仿真验证，完成逻辑综合后，Petri网流水线模型的PNML描述映射成为RTL级的HDL描述，通过AlteraQuartusⅡ对HDL代码进行调试，仿真。最后下载到FPGA（CycloneⅢ系列）开发板运行观察结果。
随着ASIP应用面的扩大，对ASIP的设计周期，设计成本等非功能性要求越来越高，而流水线结构层设计是ASIP设计中最复杂的部分之一，传统的ASIP流水线设计方法已经无法满足要求，本文针对传统设计方法设计周期长，更改底层逻辑的工作量大的不足，探讨了一种基于“描述-综合”的设计方法学，对ASIP流水线微结构进行建模，用可执行描述语言对模型描述，通过逻辑综合，生成RTL级的HDL描述，采用这种设计方式，能快速的对流水线结构验证和优化，更改流水线结构只需要修改上层的模型描述，自动映射生成下层流水线结构，减少了设计者工作量，缩短了ASIP设计周期。
本文遵循“描述-综合”的设计方法学，采用Petri网对ASIP流水线进行建模，给出了三种不同架构的流水线Petri网模型，用可执行的PNML(Petri网标记语言)描述语言对流水线模型进行描述，利用自行设计完成的流水线集成开发环境，对OTA架构的流水线模型进行动态仿真验证，完成逻辑综合后，Petri网流水线模型的PNML描述映射成为RTL级的HDL描述，通过AlteraQuartusⅡ对HDL代码进行调试，仿真。最后下载到FPGA（CycloneⅢ系列）开发板运行观察结果。