数字信息时代的脚步越来越近了,基于数字信号的数字化系统已经融入人们生活的方方面面。模拟数字转换器(ADC)的作用就是将模拟信号转换成数字信号,以满足数字处理的需要,所以其速度与精度的要求在现代通信中变得越来越重要。而流水线型ADC由于能够同时满足高精度与高速度的要求,成为了当前人们的研究热点之一。因此,本文基于TSMC0.18μmCMOS工艺,设计了一款采样速率为60MHz的8位流水线ADC。由于1.5位每级需要更多的级数才能实现8位的精度,这样也带来更为严重的失配和更大的功耗,所以本文采用了每级2.5位的结构。非理想运放的增益有限,建立不完全,这些都容易引起误差,为了减小这些误差,本文设计了一款高性能、增益自举折叠运算放大器,并将其用到了采样保持电路MDAC电路中,仿真结果显示,满足要求。为了克服比较器失调带来的误差,本文采用了延迟对准与数字校正技术,有效地提高了ADC的精度。为了改善电路的线性度,本文引入了线性度较好的栅压自举开关。在对主要模块电路进行分析后发现,存在很多非理想因素的影响,通过理论分析,提出了针对性的解决方案。这些都使得ADC的整体性能有了较大的提高。本论文的研究创新包括:(1)设计了一种高性能增益自举折叠式运算放大器,提高了运放的增益,保证了运放的带宽,大幅度减小了由非理想运放增益有限,建立不完全引起的误差。(2)提出了一种新型的电压可调式带隙基准源电路,通过调整不同支路电阻的比值,可产生不同值得基准电压。(3)设计了一款栅压自举开关电路,具有更好的线性度,改善了电路的线性度。