∑△ADC是基于过采样、噪声整形以及抽取滤波等技术之上而发展起来的。∑△ADC充分利用现代超大规模集成电路的高速、高集成度的优点,同时避免了元器件失配对其转换精度的限制,而且它的数字化特性使其可以与其它数字芯片集成,因而其工艺不具有特殊性,大大降低了系统的成本。本文系统地研究了∑△ADC的设计方法并完成了一款应用于高保真音频信号处理领域的16bit∑△ADC的设计。∑△ADC共分为调制器和数字滤波器两个部分。本文通过对调制器噪声传输函数进行优化以及对各种调制器结构进行比较,改进并采用了一种新型的64倍过采样率、五阶单环单bit的具有分布式前馈、局部反馈形式的调制器结构,同时对影响调制器性能的非理想因素进行了详细的分析。然后设计了调制器整体电路结构。最后在考虑实际因素的基础上,依次设计了时钟产生电路、前置滤波器、带隙基准源、开关电容积分器、锁存比较器和DAC等子模块电路并做了仿真。本文在数字抽取滤波原理的基础上,通过对传统梳状滤波器结构进行改进和优化,得出并采用了一种新型的变级数非递归结构,设计了52阶FIR补偿滤波器,并对梳状滤波器的通带衰减进行补偿。然后设计了时钟电路。最后设计了∑△ADC整体电路。在0.5μm CSMC工艺条件下,利用Cadence中的Spectre工具结合Matlab对调制器进行仿真,结果表明调制器电路的SNR可达115dB。为后级数字部分留下了充足的噪声裕量。通过编写测试文件,利用Cadence中的Verilog-XL工具对数字滤波器电路进行仿真验证,电路时序正确,数据无误。利用Simulink对整个ADC系统建模并编写Matlab验证程序进行仿真验证,结果表明该系统SNR为99dB,有效位数为16.20bit。达到了预期的16bit精度指标要求。