雷达是对远距离的目标进行无线电探测、定位、成像和识别的电子设备，无论在军用还是民用方面均有广泛的应用。现代化高科技战争的迅速发展也对相关的雷达设备功能以及性能都提出了越来越高的要求。但是传统带宽较窄的雷达信号很难提供高分辨的目标信息，因此超宽带雷达(Ultrawideband，UWB)应运而生，它具有高分辨力、强抗干扰能力和反隐身等优点，但是由于带宽较宽，对信号采集与处理系统实时性和准确性也提出了较高的要求。所以能否实现高速数据采集将是超宽带雷达实现和应用的首要任务。　　本文首先分析比较了目前流行的几种不同的高速数据采集方法，在此基础上，根据相关科研课题研究的需求，设计了基于时间交错采样方法的多路高速数据采集系统。研究内容主要包括:高速数据采集系统实现中关键的ADC部分、FPGA时序控制部分和DDR2存储接口部分等子系统的实现方法和电路设计。其中，ADC部分由八路ADC构成，其输入为UWB雷达接收信号，根据相位交错的时钟进行模数转换;FPGA作为本设计的核心控制模块，为八路ADC提供了给定相位差的时序控制信号，对ADC输出的八路数据进行合并拼接及存储处理。另外FPGA还控制着ADC和DDR2存储电路接口的工作方式;DDR2存储部分可以说是整个系统能够有效应用于多种处理终端的关键，它将高速数据进行暂存之后，后续的终端可以根据自身的工作速率读取数据进行数据处理分析。由于高速多路采集系统依赖于各个子通道间的精确配合，但是各个通道间不可避免存在通道失配现象，本文还在理论上分析了多路高速数据采集系统存在的通道失配问题，并且提出了硬件中减小失配问题的方法，以及归一化校正算法来校正这种误差。最后，根据设计框图构建各个子模块，并分别对其进行时序仿真，验证模块功能准确性，然后结合各个模块进行综合仿真，验证系统整体的时序，并且根据仿真结果完善各个模块的时序功能。