频率合成器作为参考时钟和本振信号的产生单元,是近代电子通信系统和装备的极其重要的组成部分,随着现代电子通信技术的发展,对频率源的性能需求也越来越高。尤其在卫星通信和雷达系统中,宽带快速跳频频率合成技术发挥着日益重要的作用,跳频频率合成技术的研究也受到广泛的关注。在众多的跳频源实现方案中,锁相式捷变频源具有输出频带宽,结构简单、功耗低、相噪低、杂散抑制好等优点。因此,锁相式捷变频技术的研究具有十分重要的意义。本文设计了一个采用电压预置方法基于锁相环路的宽频带跳频源,在传统锁相环的基础上增加外围辅助锁定电路,预置粗调电压,缩短频率切换时间；每次频率切换时由FPGA进行高速控制,下载输出粗调电压控制字,经数模转换器D/A转化为模拟预置电压,通过加法器使其与电荷泵电流经环路滤波器积分输出的电压共同调谐控制压控振荡器得到要求输出的频率,实现了宽频带范围的跳频,并且可以将频率切换时间缩短到约25uS,输出杂散、相位噪声都能达到一定的指标要求。论文中首先介绍了频率合成器的发展历史,并着重分析介绍了PLL频率合成器的工作原理,组成结构和数学模型。在此基础上,进一步介绍了多种捷变频率源的实现方案,对比了各种方案的优缺点,并根据课题对信号源的指标要求,由此确定了本论文中的实现方案,并在后面章节重点分析讨论了环路滤波器的参数模型,进行了环路滤波器的开闭环传输方程、环路带宽及相位裕度的理论推导,同时使用了ads等软件对设计电路进行了建模,推导,分析；最后加工成实物,并通过对实际电路的调试和测试来验证了该设计的可行性。