由于现代电子接收设备正处于越来越恶劣的电磁环境中,对接收系统的抗干扰性能提出了更高的要求,所以对于抗干扰能力和灵活性较差的模拟接收系统来说己经变得越来越不能适应。20世纪90年代开始,提出了软件无线电概念。但由于受到模数转换器(ADC)和数字信号处理(DSP)等技术发展水平的限制,研究数字接收机成了一种折中的方案。因此,研制高效的宽带数字接收机对于完成宽带通信接收系统的数字化改造,提高雷达、遥测等通信接收系统的性能,实现最终的软件无线电接收系统具有重要的意义。目前数字接收机方面的研究主要集中于扩展数字接收机的动态范围、高效的宽带数字下变频(DDC)技术、实时高效数字信道化技术以及数字相干解调技术等。而伴随FPGA性能的不断提升和ADC芯片的不断革新,数字接收机的综合表现正稳步提升,数字信号处理能力大幅提高。本文以单通道角跟踪接收机为研究背景,对数字接收机预处理技术DDC和数字信道化技术进行了深入的研究和探讨,本文主要内容如下:针对某研究所某波段的单通道单脉冲角跟踪接收机需求,设计出符合要求的数字接收机的硬件实现方案,并就各个部分进行介绍。数字接收机主要由高性能的ADC芯片AD9680、XILINX最新的旗舰FPGA产品以及性能强大的DSP芯片组成。采样率高达600MHz,前端处理的带宽为300MHz,分成16个信道同时进行检测和解调。AD和FPGA采用JESD204B高速链路技术进行数据通信,FPGA和后端的DSP互联是通过高速串行RapidIO实现,DSP主要工作是对其中的14个信道进行检测和跟踪。数字接收机中DDC功能实现在AD9680芯片中完成,同时分析了常用的两种DDC实现方法:低通滤波方法和多相滤波方法,AD9680中就是利用传统的低通滤波方法实现DDC功能。经仿真和板卡实测分析,AD9680中的DDC功能符合设计需求,将信号从中频正确的搬移到基带,并作两倍抽取后功能完备实现。同时就JESD204B传输协议和传输方案做了介绍,单通道传输速率为6.0Gbps。数字信道化实现在FPGA中完成,采用基于多相滤波结构的数字信道化模型,处理带宽是300MHz,每个信道宽度为18.75MHz。给出了FPGA中实现数字信道化的模块化设计,主要模块包括:抽取器、符号变换、通道滤波、二级混频以及FFT,并对FPGA占用资源进行分析,经MATLAB仿真和板卡实测,达到预定的设计需求。最后重点介绍了高速串行Rapid IO,介绍了协议构成以及实际使用中的一些关键因素,包括IP核的配置、时钟关系说明以及链路发送模块的设计,并简要对后端的DSP中的信号处理流程给予说明。