高速发展的无线通信市场需要高集成度、低功耗、低成本的射频收发机,频率综合器是射频收发机中的关键模块,它为收发机提供精确、可编程、高性能的本地振荡信号,还可以完成调制、解调和载波恢复等功能。本文针对应用于短距离无线通信的射频收发机,对频率综合器进行了研究,并设计实现了一款低功耗锁相环频率综合器。　　 本论文首先介绍了频率综合器的几种基本结构,针对锁相环型频率综合器,描述了衡量频率综合器性能的主要指标,建立了锁相环的s域和相位噪声模型。接下来,从锁相环路的稳定性出发,论述了由相位噪声、锁定时间、芯片面积等指标约束的环路系统的设计方法。论文从收发机的指标推导出频率综合器的性能要求,定义了总体电路结构。在此基础上,详细论述了频率综合器中各模块电路的设计,包括适用于低功耗设计的压控振荡器,采用电流模式逻辑结构的高频正交分频器,包含真单相时钟结构D触发器的可编程分频器,单端鉴频鉴相器和电荷泵,提出了具有三种工作模式,能抑制开环调制状态下电荷泄露的环路滤波器结构。　　 本文采用0.18um RFCMOS工艺对频率综合器进行了设计与实现。测试结果表明,频率综合器的输出频率能够覆盖2.338～2.495GHz;1MHz、2MHz和3MHz频偏处的相位噪声分别小于-105dBc/Hz、-110dBc/Hz和-112dBc/Hz:1MHz、2MHz和3MHz处的参考杂散分别小于-43dBc、-52dBc和-61dBc:环路带宽约为63kHz;在1.8V电源电压下,频率综合器整体消耗电流仅为6.98mA。