论文部分内容阅读
随着网络链路速率提升到OC-768(40Gbps)，网络节点在提高数据处理能力的同时也必须提供QoS控制，以满足各种应用的要求。作为一个存储-处理-转发的网络系统，网络处理器必须首先将接收到的数据缓存，然后进行协议处理并转发。然而网络中数据到达的速率有很大的波动性，因此需要大容量、高带宽并能够快速访存的缓冲存储单元来吸收网络中的数据波动。基于目前存储设备的发展现状，这种性能要求很难由单一的存储器提供。针对以上特点，结合XDNP中特殊的层次化存储体系，本文设计并实现了一种基于SRAM和DRAM存储器共同构成的数据包缓冲存储单元。其中，DRAM提供大容量数据包存储，而SRAM负责实现快速访问，使该结构以较低的成本实现高性能包缓存。数据包缓存的管理机制包括三个方面：数据包缓存地址管理、数据包队列管理和发送队列调度。这三种管理机制通过减少对DRAM存储器的访问来提升数据包缓存的效率，并保证各个发送队列享有均等的数据带宽。为了提高数据包缓存的吞吐量，本文提出了一种完全靠硬件实现、支持任意个数的多通道存储的方法。并实现了数据包缓存中DRAM的3通道配置，通过通道间交叉存取隐藏存储器访问延时。论文的最后对上述数据包缓存管理机制进行了功能验证。并对单通道和3通道DRAM配置的包缓存单元性能进行了对比。结果表明，采用3通道配置的包缓存单元提供的DRAM吞吐量是单通道198%，性能改善明显。