目前多核片上系统(MPSoCs)已经成为一种新的趋势,为高性能嵌入式系统提供了很有前景的解决方案。其核心难题是如何提高通信效率。由于片上网络(NoC)的可扩展性和功率利用率,NoC已经被认为是下一代通信结构的典范。目前为止对于不同的NoC路由算法已经有很多的理论性研究,但是仅仅有很少的基于NoC路由算法的研究被硬件实现。在传统的硬件实现方法中(Destination-tag法),所有的路由信息包括每一步骤都被存储到信息包的头中以至包的长度很长,这导致了NoC的信息延迟很大,吞吐量很小而且功耗很大。在这篇文章中,我们提出了一个高性能NoC路由算法的硬件实现方法。在数据包的包头部分仅仅储存了目的节点地址,削减了数据包中冗余的路由信息,使得数据包的长度变小。路由器每一个端口的swich分配器被重新设计,一些冗余部分被删减。数据包的格式为了适应新的方法而做了一些调整。这种新的方法可以减小包信息的长度并简化路由结构达到大大减少延迟和功耗、增加吞吐量的目的。我们提出的这些原型已经映射到了Altera Stratix II FPGA装置上。实验结果显示提出的新方法使用了比传统方法更少的资源,特别是在ALUT的使用上。并且这种利用资源少的优点不仅仅局限在一种路由算法的实现上。X-Y路由算法, WestFirst路由算法, NorthLast路由算法和NegativeFirst路由算法,它们的资源使用量都是远远小于的传统方法的资源使用量的,实验结果显示新的实现方法减小包的长度,简化路由器结构,与传统方法相比减少28.6%的电路资源。我们运用cycle accurate simulator对5x5大小的NoC传统结构和新结构进行仿真。从实验结果可以看出,我们提出的新的路由算法映射方法有效地降低了延迟,减小功耗和提高吞吐量。