随着国内外电子信息技术的发展,大数据时代已经到来,电子信息对抗领域的碰撞已经成为世界各国军事领域碰撞的主要手段,很多新型复杂的雷达和波形不断涌现出来,使得电子信息对抗变的更为复杂和多样化,因此电子信息对抗中情报的获取和处理面临巨大的困难,人工智能技术的蓬勃发展为解决这一问题提供了很好的途径,与之俱来的是情报数据爆发式的增长和海量数据的处理需求,所以寻求一种具备高速存储和高实时性处理功能的数据处理系统是电子信息对抗智能化实现的必备条件。本文针对雷达辐射源智能识别项目对这种高速率、大容量、高实时性数据处理平台的需求,研究设计一种高速存储器。在磁盘阵列技术和高速互连系统的基础上,针对高速存储器的功能需求完成高速存储系统的设计、系统高速互连架构和高速数据传输接口的选取、设计和实现。本论文的主要工作如下所示:1、完成了高速存储系统传输接口的需求分析。根据项目对系统中雷达中频数据采集速率20Gbps的需求,完成了高速存储器系统内部高速数据传输接口的需求分析,其中板间通信接口的传输速率为20Gbps、传输带宽为2GB/s,数据记录与回访接口的传输带宽最高为2GB/S。2、高速互连架构和高速接口的选取。根据项目的需求,通过对不同的高速互连架构和高速总线接口进行研究和分析,最终选择VPX总线架构、SRIO高速总线和PCIE高速总线进行研究,其中VPX总线作为该系统的高速互连架构,SRIO总线和PCIE总线作为系统高速数据传输接口。3、完成高速存储系统总体的设计以及硬件电路的设计和选型。根据所选取的VPX总线架构、SRIO高速总线以及PCIE高速总线的特点完成了基于VPX总线架构高速存储器系统总体框架以及内部功能板块的设计。本文的主要工作内容是完成该系统内部SRIO和PCIE高速传输接口的设计与实现。4、SRIO接口的设计和实现。首先对SRIO总线协议进行研究和分析,在此基础上完成板间SRIO接口的设计、实现和仿真,其次完成了测试系统的搭建,其中包括数据交换板光纤模块、DDR3模块以及数据存储板内部的SATA3.0存储阵列的实现,最后完成了整个系统板间SRIO接口的测试,测试速率为20Gbps,带宽为2.0GB/S。5、PCIE3.0接口的设计和实现。首先对PCIE3.0总线的协议和通信方式进行研究和分析,在此基础上完成了 PCIE3.0接口的设计以及XDMA通信模块的实现,其次完成数据交换板和数据存储板整个测试系统的搭建,最后通过对PCIE3.0接口驱动程序的开发完成了数据记录与回放接口的数据传输和速率的测试,最终测试带宽范围在1.9GB/s～2.0GB/s之间,接口的速率范围在15.2GT/s～16.0GT/s之间,完全匹配整个系统板间SRIO传输接口的带宽。本文通过对基于VPX互连架构高速存储器SRIO和PCIE3.0传输接口的设计,使得整个系统板间SRIO传输接口速率达到20Gbps,传输带宽达到2GB/s,PCIE3.0接口的传输带宽达到1.9GB/s～2.0GB/s,接口的传输速率达到15.2GT/s～16.0GT/s,满足了雷达辐射源智能识别平台对高速存储系统数据传输接口的指标要求。