课题源于国防科大微电子所自主研制的一款32位高性能数字信号处理器芯片(DSP64X)。该芯片工作主频为800MHz,其中,加强型存储器直接存取(EDMA)控制器是其数据传输控制核心。因此,如何提高EDMA的数据传输速度,如何设计高效的EDMA控制器成为本文的核心工作。本文在深入研究了DSP64X的内部结构以及EDMA控制器的传输原理及性能需求后,从以下三个方面开展研究及优化设计,提高EDMA的数据传输速度:在数据传输协议方面:本文采用支持突发传输和非突发传输相结合的方式,在突发传输时,一次读或写命令可以传输多个数据。本文还将访问频繁的设备的接口扩展至64位,支持64位位宽的数据传输。此外,还为高速设备配置了专用的数据传输总线。在EDMA总体结构方面:本文设计了读写总线分开的“双总线”系统架构。在队列寄存器组中将传输请求分为读请求和写请求,分别由读传输状态机和写传输状态机控制执行。还设计了独立的源Pipeline、目的Pipeline、读命令缓冲区和写命令缓冲区,这些模块可以并行工作,为读写操作的并发执行创造了条件。在传输控制机制方面:本文提出并设计了读写并发的数据传输机制,并将读写操作按流水线处理。在命令缓冲区中,为每个端口都设计了读操作流水线(细化为4个流水段)和写操作流水线(细化为3个流水段),所有的流水线均可同时运行,通过数据旁路传递数据。不仅实现了传输请求内部的读写并发,还实现了多个传输请求的并发执行。最终,本文成功完成了EDMA部件的设计工作,并采用以软件模拟验证为主,结合硬件仿真验证的方法对所设计的EDMA部件进行了全面的功能和时序验证。验证结果表明,本文的EDMA部件功能正确,工作稳定。最后,本文又将所设计的EDMA部件与当前市场上同类的主流高性能芯片(DSPx)的EDMA部件进行了性能对比,结果显示,本文的EDMA部件的数据传输速度与其相当,实现了课题所预期的研究和设计目标,提升了DSP64X的总体性能。