随着FPGA内部可配置资源容量的增加,以及对功耗的要求,对应的计算机辅助设计(CAD)工具也需要升级、优化以及考虑低功耗的设计。布线阶段对信号进行路径搜索耗费的时间占CAD流程的近30％,并且布线结果的优劣直接影响电路的速度、功耗以及性能。因此,高效的低功耗布线算法对缩减整个FPGA开发流程的周期、降低电路的功耗以及满足各种约束条件至关重要。　　 本论文所做的研究工作包括:构建FPGA低功耗布线资源图,为低功耗布线算法的实现奠定基础,分析低功耗布线资源图,提出了低功耗布线资源图的测试方法,在功耗模型中加入了毛刺的影响,推导出毛刺跳变率的计算公式,实现了在布线过程中考虑减少毛刺的低功耗布线算法。　　 在FPGA结构分析方面,构建灵活性高、兼容性好的低功耗布线资源图,是低功耗布线算法实现的前提条件,分析低功耗布线资源图,提出了低功耗布线资源图的测试方法。　　 在FPGA功耗模型的研究方面,考虑了毛刺引起的动态功耗,完善了功耗模型。本论文首先分析了毛刺的产生条件,然后对毛刺产生条件进行数学建模,最后在此数学模型中推导出毛刺跳变率的计算公式,可以量化分析毛刺引起的动态功耗。　　 在FPGA低功耗布线算法的研究和实现方面,本论文提出了两种低功耗布线算法:一种是减少毛刺的低功耗布线算法,该算法通过修改代价函数,在布线过程中动态地调节信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而减少毛刺,降低电路的动态功耗；另一种是防火墙寄存器技术的低功耗布线算法,该算法在布线过程中,在前述减少毛刺算法的基础上,进一步运用算法增加防火墙寄存器滤掉剩余毛刺,更有效地降低电路的动态功耗。　　 基于以上所提出的低功耗布线资源图的构建以及低功耗布线算法的优化,在自主研发的FPGA芯片的测试平台上进行了测试。