Sigma-Delta ADC由基于过采样技术的模拟调制器将A/D转换过程中的量化噪声整形,再由数字滤波器将噪声滤除,从而实现高精度、高信噪比的A/D转换。其中模拟调制器的结构决定了整个转换器的精度及速度。连续时间带通Sigma-Delta调制器由于其固有的抗混叠效果和带通整形特性可以有效提高A/D转换的精度并减小系统功耗,顺应了近年来数字通讯、便携式电子设备等领域低功耗高精度的发展趋势,研究其设计方法在当今的数字信息时代具有重要意义。在对速度、功耗以及精度的综合考量之下,本文设计了一种可应用于低中频接收机中的3阶1位连续时间复数带通调制器。调制器整体由I、Q两个正交通路交叉耦合而成,单路为单环前馈结构连续时间低通调制器,由全差分有源RC积分器、动态比较器、采样开关以及电阻式FIR反馈DAC组成。本设计在SCR反馈DAC前引入了FIR滤波,在单位量化结构中得到近似于多位DAC的反馈波形,结合了单位量化结构的良好线性以及多位量化结构的低时钟抖动敏感性。本文借助Delta-Sigma Toolboox得到相应的离散时间低通调制器的噪声传输函数,采用脉冲响应不变变换实现DT-CT变换,得到连续时间低通调制器的传输函数。根据传输函数在MATLAB中建立了单路以及调制器整体的Simulink模型,验证了系统整体性能并探究了运放有限增益带宽积、时钟延时及时钟抖动等非理想因素对调制器性能的影响。在Cadence平台下完成调制器的晶体管级电路设计、仿真验证以及版图绘制。本文在CSMC0.18μm工艺,1.6V工作电压下实现电路设计,当输入幅值为1V频率为300KHz的正余弦信号,过采样率OSR为60时,调制器的信噪比SNR达到83.1dB,动态范围达为到84dB。电路整体功耗为3.7mW,版图面积为2.1mm×2.2mm,整体性能达到设计要求。