随着网络的不断普及，社会信息化程度的日益提高，信息安全也越来越被重视。加密技术作为信息安全的一个最为有力的武器，发挥着重要的作用。数据加密标准（Data Encryption Standard），即DES加密算法，及由其延伸出的3DES加密算法是应用最广泛的分组对称加密算法之一。而FPGA在实现算法方面具有灵活性、安全性和很高的速度性能的特点。本文在分析DES/3DES加密算法的基础上，利用流水线技术和分时复用技术，设计了三种3DES加密系统的实现方案，分别是纯组合逻辑结构、流水线结构（包括48级流水线和12级流水线）和状态机结构（包括12级流水线内复用和4级流水线外复用）。这三种设计方案通过了软件的仿真验证，并以其中一种方案为验证目标，设计了一种基于FPGA、以UART为通信接口的硬件验证平台，验证了系统功能的正确性。最后以FPGA为实现基础，对上述三种设计方案的速度和使用资源进行了比较。概括的说，纯组合逻辑结构方案资源使用较少，但速度过慢；流水线结构方案获得了很高的数据吞吐量，但资源耗费严重；状态机结构方案结合流水线和分时复用技术，使速度和资源都能达到可以接受的范围，即起到一定的速度和资源折中效果。本文的设计思路方法及三种方案实现结果的比较结论对实际工程具有指导意义。