当前,集成电路正朝着超大规模的方向快速发展,但其功耗也随之急剧增长,这对可靠性和散热成本等造成较大影响。因此,人们对芯片的低功耗设计提出了更高的要求。受到工艺、电压、温度、老化偏差的影响,传统设计方法通常会预留足够的电压余量,以保证芯片在最坏情况下仍然满足时序要求,然而这会造成很大的功耗浪费。自适应电压调节（Adaptive Voltage Scaling,AVS）技术可以根据每颗芯片的实际情况灵活调整电压,减小甚至完全消除不必要的余量,获取低功耗收益。间接监测AVS技术通过监测添加在芯片中的复制关键路径反馈时序信息,具有监测代价低、有效性高等优势,但仍存在一些影响功耗收益的设计难点:（1）监测单元无法兼顾低代价和高鲁棒性;（2）可配置复制路径（Tunable Replica Critical Path,TRCP）的设计过程繁琐且代价大;（3）宽电压下TRCP与关键路径的校准误差大。为此,本文提出了一种基于动态自校准复制路径的间接监测自适应电压调节方案,主要研究内容如下:（1）设计了一款结合静态和动态逻辑的时序监测单元,以实时反馈芯片的时序信息。通过调整晶体管尺寸和阈值电压对该结构进行优化,实现了0.5V～0.9V宽电压范围内的稳定工作,且功耗、面积代价较小。（2）提出了基于遗传算法的可配置复制路径的自动化设计方法。通过将TRCP的自动化设计转换成多变量的线性规划问题,并使用遗传算法求解得到优化的TRCP,从而加快了设计过程,减小了TRCP的功耗和面积代价。（3）提出了可配置复制路径的动态自校准系统。一方面设计了时分复用时序余量检测器,另一方面研究了关键路径的持续激活方法,两者结合可以准确检测关键路径和TRCP的时序余量。该系统根据每颗芯片的实际情况,基于关键路径的延时对TRCP进行独立、动态的调整,从而减小了校准误差。（4）将以上方法应用于一款神经网络加速器,结合电压调节控制逻辑构建了完整的间接监测AVS系统,并在TSMC 28nm工艺下完成了后端版图设计。后仿结果表明,宽电压下TRCP与关键路径的校准误差可降至1.9%,进而芯片的电压能够降低至接近理论最低值,芯片可在0.35V～0.9V下正常工作。与预留时序余量的基准设计相比,本文的方案可以获得21.2%～68.4%的功耗收益,最低单周期能耗仅为8.2p J/cycle,而整个系统的面积代价只有0.65%。此外,该系统通过频率调节的方式可获得15.6%～388%的性能收益。因此,本文提出的方案能够在宽电压范围内精准监测芯片的时序信息,并以此为依据将电压降低至接近理论最低值,几乎完全消除传统方法需要预留的时序余量,以很小的面积代价获得较大的功耗收益。