JPEG静态图像压缩算法(ISO/IEC 10918)因其对连续色调、多级灰度的静止图像具有优良的压缩特性得到了广泛使用,已成为目前多媒体通信中的图像压缩标准之一。随着移动终端、多媒体、Internet网络、通信以及图像扫描技术的发展,人们对图像数据处理的实时性要求越来越高,用软件压缩数据的方法已经难以达到实时性的要求。因此使用硬件方式实现图像处理算法具有实际应用价值。SOPC是基于大规模FPGA的单片系统。SOPC综合了SOC、CPLD和FPGA的优点,集成了硬核或软核CPU、存储器、I/O以及可编程逻辑。SOPC系统开发过程是一个软硬件协同设计的过程。软硬件协同设计是协调软硬件开发过程的并行开展,一方面可以缩短设计周期,提高设计效率,另一方面可以根据系统各功能模块的特点和设计约束,选择合适的软件或硬件实现方式。本文使用HDL语言设计并实现了符合JPEG静态图像压缩算法基本模式标准的编码器IP核,通过优化结构,在合理地利用硬件资源的条件下,有效的挖掘出编码器内部的并行性。在简要介绍JPEG基本模式标准和SOPC开发流程的基础上,针对JPEG基本模式硬件编码器传统结构的缺点,提出了一种新的改进架构,详细阐述了各模块的设计方法和实现方法。综合和仿真结果表明,本文提出的算法在速度和资源利用方面均达到了较好的状态,可满足JPEG图像压缩的要求。本文构建的测试系统由图像采集和图像压缩两部分系统组成。图像采集系统由CMOS图像传感器完成,采集符合CCIR601标准的数字化图像,采集到的数据交给图像压缩系统处理。图像压缩系统由JPEG编码器完成,编码器配合图像预处理模块,实现对图像采集部分所采集到的图像进行编码压缩。本文最后对比了软件,自定义指令,自定义外设三种指令实现方式的效率。