论文部分内容阅读
半导体工艺技术的发展,使得片上互连网络(Network on chip,NOC)作为一种比较成熟的片上互连方式,已经大范围应用于多核以及众核系统中。基于某多核处理器工程项目的互连需求,本文设计了一种多链路无阻塞环形互连架构,组成部分有环形传输网络、专用网络接口控制器以及设备状态控制中心,设计工作主要包括以下部分:(1)多链路无缓冲环形传输网络,包括长传输链路和路由节点。根据事务类型的不同,传输链路包括2条顺时针传输的读/写链路,2条逆时针传输读/写链路,1条单向传输的配置链路;无缓冲结构路由节点,不阻塞在线报文,报文可单周期通过一跳的链路和路由节点。为不同的事物类型设置不同的链路可降低低速事务对高速数据传输类事务的影响,提高性能关键的程序运行效率;无缓冲、无阻塞结构保证了报文传输的实时性;单周期通过性减小了传输延迟。(2)多端口网络接口控制器,按照事务类型分为数据和配置网络接口控制器,其关键设计主要包括跨时钟域转换、仲裁器设计以及缓存设计。多端口的设计可实现多个设备请求报文的存储、转发;将网路接口控制器分类保证了不同事务请求独立进行传输、互不干扰。(3)拥塞机制采用端到端的星形传输结构,按照固定节拍数将设备状态信息广播至各个节点。星形拥塞结构实现简单,传输速度快。(4)针对网络接口控制器的功能特点采用基于UVM验证方法学的机制验证,针对环形传输网络以及设备状态控制中心的功能特点采用传统定向测试和IFV验证,验证结果表明设计功能是正确的,且覆盖率都在95%以上;在45nm工艺下,对设计进行逻辑综合,结果表明本文设计达到主频为1.5GHz的芯片设计需求;最后对环形片上互连架构进行了性能分析,结果表明本文设计缓存资源对网络吞吐率的影响较小,对网络延迟的影响较明显,设计时需进行综合考虑。