论文部分内容阅读
碳化硅(Silicon Carbon,SiC)基垂直双扩散金属氧化物半导体场效应晶体管(Vertical Double Diffused Metal-Oxide-Semiconductor Field-Effect Transistor,VDMOS)由于具有导通损耗低、击穿电压和功率密度高等优势,在电力电子系统中有着广泛的应用。然而,由于长期处于高温高栅压的工作环境中,这会引发导通电阻增大或关断电流增加等问题。目前的研究仅局限于静态栅应力下的退化机理及模型,对器件实际应用更具指导意义的动态栅应力研究还没有全面展开。本论文旨在揭示动态栅应力下SiC基VDMOS器件的退化机理并建立相关参数的退化寿命模型。首先通过计算机仿真和理论分析相结合,研究论证了用于SiC器件界面损伤和氧化层注入电荷表征的亚阈值区I-V曲线法、CV曲线法和CP电流法。其次,将动态栅应力分为高电平应力阶段、零电平应力阶段和瞬态应力阶段,研究了不同动态栅应力条件对器件退化造成的影响。研究发现,在高电平应力阶段,由于界面态密度的增大以及不断陷入到氧化层陷阱中的电荷,造成了阈值电压随应力时间的持续漂移,而且高温和高压都会加速界面态形成并激活更多的栅氧化层陷阱;零电平应力阶段存在的电荷退陷阱效应使得阈值电压退化量存在部分恢复,且随温度增加,恢复速度越慢;瞬态应力阶段与高电平应力阶段对退化的影响并无本质区别,且栅脉冲的频率和上升下降沿时间对器件退化速度没有明显影响。根据上述研究得出的结论,提出了动态栅应力下器件寿命模型的建模思路和方法,从而建立了SiC基VDMOS器件在动态栅应力下的阈值电压Vth的寿命预测模型,与测试结果相比,模型误差小于15%。本文所揭示的动态栅应力退化机理与相关寿命模型为工业中SiC基VDMOS器件的寿命考核与可靠性研究提供了一定的理论指导。