随着信息科技的不断发展,密码芯片在保证信息安全方面起着至关重要的作用,粗粒度可重构处理器（Coarse-Grained Reconfigurable Architecture,CGRA）是兼具灵活性和高性能的一种新的可编程逻辑器件,其芯片内部电路可以根据算法的需求进行动态可重构从而满足用户的多种需求。静态配置具有更小的任务调度资源开销的优势,常被应用于周期任务的配置,特别是在具有循环密集计算的算法应用中被广泛研究。大多数的计算密集型算法都包含多种条件判断分支结构,特别是密码安全算法有着多分支结构、多循环、计算量大的结构特点,因此,分支结构的处理是当前面向信息安全CGRA编译器设计的一个重大挑战。现有的分支结构处理技术主要包括全谓词技术和部分谓词技术两种,由于采用保守的最长启动时间间隔（Initiation Interval,II）作为两次相邻循环间的等待时间,因此在处理密码算法的分支结构时调度映射过程有着编译时间长,性能效果差的缺点。针对密码算法中的不规则分支结构,本文提出一种动态初始化启动时间间隔（Dynamic II Pipeline,DIP）的优化处理方案,通过复制短路径的方法将映射图长短路径分开设计,构建两条具有不同II的流水线,有效地对密码算法中不规则分支结构的循环进行加速,具有执行时间短、迭代速度快的优点。此外,密码算法在映射图结构上包含较多的多扇出节点,针对此类节点本文通过插入空白算子的思路在映射方案上进行优化,充分利用了可重构单元并行计算的能力,采用流水线的设计方案,节约了大量的硬件资源,同时提升了算法的计算性能。最终的实验结果表明,相比于现有的映射方案,本文的设计使得主流密码算法在计算性能方面平均提升了38.62%,并且编译时间平均缩短了29.9%。本文的研究成果将进一步缩短了算法开发周期,省去了人工配置算法的映射过程,同时避免了由于布局布线的差异造成映射结果不一致的问题。因此本文采用手工映射算法的计算性能作为对比对象,编译器的映射性能平均达到手工映射性能的87.81%。