嵌入式微处理器在工业控制、通信、个人消费和军事等领域有着广泛的应用。本论文研究了32位的MIPS微处理器体系结构,设计了一款与32位MIPS微处理器指令集完全兼容的嵌入式RISC微处理器,并具有低功耗和安全性的特点。本文主要完成的工作如下:首先介绍了微处理器体系结构的一些关键技术,如并行技术、高速缓存技术和低功耗优化技术。接着介绍了MIPS32^TM架构的寄存器组织和指令集,以及软件编译流程。然后提出了本文所设计的微处理器的整体结构,按照微处理器core设计和高速缓存（Cache）设计两部分给出了MIPS微处理器的设计。微处理器core采用了六级流水线的设计,解决了传统五级流水线的时序瓶颈,通过增加一级流水线RF使处理器的主频得到了大幅提升。对于流水线设计中经常遇到的资源冲突、数据冲突、控制冲突均给出了相应的解决措施。分析了当前微处理器面临的数据安全问题,对高速缓存（Cache）结构进行了改进,使之可以有效地抵御旁路攻击,同时功耗较低。对Cache的主要改进为在一级Cache和主存之间增加了一级Small Cache,使得攻击者无法获取Cache和主存之间的映射关系,从而提高了数据的安全性。最后,提出了微处理器的验证策略和验证方案,对微处理器进行了从软件仿真到硬件验证的全面验证,保证了其功能的正确性。针对嵌入式微处理器的高性能、低功耗、安全性等要求,本文对微处理器设计的流水线技术和高速缓存技术进行了有益的探索,提出了一些改进措施,基本达到了预期目的。用Synplify Pro 7.7综合,在Xilinx Spartan-3 XC3S2000 FPGA平台上,微处理器core的最高频率为111MHz,整个系统的最高频率为53.6 MHz。