Turbo码作为一种逼近香农极限的编码方案,其突出的纠错能力和较低的编译码复杂度为低误码、高速率的通信提供了保障。正因其诸多优点,Turbo码成为3G和4G移动通信系统标准中的差错控制编码之一[1]。为满足快速发展的移动通信对高速率、高质量、多场景和多网融合的要求,东南大学移动通信国家重点实验室采用基于C-RAN[2](Centralized,Collaborative&Cloud Radio Access Network)的网络架构,致力于为5G移动通信系统进行关键技术研究。在相应的5G实验系统中,基带信号处理需要软件实现,且对Turbo译码器的译码吞吐量要求进一步提升,因此Turbo译码器的软件实现与优化是一项具有实用价值的研究课题。相关研究成果可应用于同样采用C-RAN架构的LTE-Advanced 系统中。本文研究并实现了适用于东南大学移动通信国家重点实验室5G项目实验系统的基于CPU或GPU的并行Turbo译码器。Turbo译码器以max-log-MAP算法为基础,通过降低译码复杂度和提高计算并行度来最大化译码吞吐量。Intel推出的Haswell架构CPU和Nvidia推出的Broadwell架构GPU均在硬件层面实现了并行化,适合处理包括Turbo译码时的状态度量递推在内的并行计算。针对CPU和GPU采用如下译码优化方案:1.CPU平台方案在AVX(Advanced Vector Extensions,高级矢量扩展)指令集[3]优化编程的基础上,采用定点计算,查找表交织器,前向、后向状态度量并行计算,以及矢量内部和CPU进程间的多码块并行译码;2.GPU 平台方案在 CUDA(Compute Unified Device Architecture,统一计算设备架构)指令集[4]优化编程的基础上,采用浮点计算,分块译码,内存优化的查找表交织器,以及线程块间的并行译码。结果表明,针对各个处理器硬件平台优化后的Turbo译码器吞吐量性能卓越,满足5G实验系统Turbo译码器性能需求。