随着网络技术的广泛应用,网络设备(尤其是测控及通信设备)对时间同步以及对其精度的要求越来越高。以太网技术的高带宽、高可靠性使其成为目前应用最为普遍的局域网技术;而采用“网络测量和控制系统的精密时钟同步协议标准”(IEEE 1588标准)的以太网,克服了网络同步能力差的瓶颈,已达到亚微秒级时间同步精度,且具有低成本、便于远程同步的特点,在工业控制领域具有广阔的应用前景。在研究IEEE 1588协议标准和现有以太网时间同步方案后,本文结合实验室自主研究课题,利用现有的以太网MAC IP核,采用FPGA+ARM的软硬件协同设计平台,自主设计和实现了一套支持IEEE 1588标准的以太网时钟同步系统,并在千兆以太网环境中对此系统进行实测,同步精度优于30纳秒。由于媒体访问控制(MAC)层和时间戳标记提取功能均使用FPGA实现,因此本系统使用通用以太网物理层芯片,结构简单、成本较低且系统可移植性强。本文首先介绍以太网媒体访问控制层和IEEE 1588标准的基础知识;在此基础上制定支持IEEE 1588标准的时钟同步系统模型,包括主从时钟模型和透明传输时钟模型;并进行功能模块划分,详细介绍FPGA实现的各个功能模块设计以及CPU实现的时钟同步算法;其次,给出在ModelSim仿真环境中对各主要模块进行的功能仿真结果;然后,搭建硬件测试环境,进行板级测试和验证;最后,针对研究中遇到的问题进行总结并深入探讨。主从时钟同步的难点在于,不同时钟之间存在频率差,并且这一差值随外界温度变化而变化,对系统的同步精度造成极大的影响,本文在充分研究了时间偏差与频率漂移之间的数学联系后,采用卡尔曼滤波器对其频率建模,使最终板级验证中同步精度得到了大幅提升,并且具有较高的稳定性;透明传输时钟实现的难点在于,如何准确的得出1588事件帧在本时钟节点内部的滞留时间并在该事件帧离开本节点前将其写入到相应的纠正域字段,本文综合分析了交换机内部数据流传输过程后,提出了以下三个步骤:一、将事件帧达到本节点的时间戳按源端口号存放至时间戳RAM;二、源端口号跟随事件帧在交换机内部传输;三、交换机在发送事件帧的同时,按源端口号提取其到达时间戳、计算滞留时间并对其帧内容作出修改。最终板级验证通过,符合设计要求。