论文部分内容阅读
随着通讯技术的不断发展,模数信号之间的转换逐渐成为制约一个系统性能的关键因素。因为流水线结构可以把一个高精度的系统分成多个低精度的模块分别实现,同时也可以达到高速,所以本文采用流水线结构来实现12bit的高速ADC。本文详细研究了高速高精度流水线模数转换器的原理,并基于65nm CMOS工艺设计了一个12bit 500MSPS高速ADC。本文首先介绍了流水线ADC的工作原理和性能指标;然后对各个关键模块可能出现的误差进行分析,以及确定各器件参数;最终确定了流水线ADC的整体架构为1.5b*3+2.5b*3+3b。运放是流水线ADC的核心模块,是影响ADC性能的主要模块之一。本文采用了两级结构实现了高增益高带宽,其中第一级采用增益增强型折叠共源共栅结构来实现高增益,并且通过提高输入对管的跨导来实现高带宽,而第二级则采用共源放大结构来实现高输出摆幅。为了减小开关导通电阻非线性引起的非线性误差,本文采用了带衬底调整的自举开关电路,保证开关管的栅源电压保持恒定,从而降低了采样开关的非线性,提高了 ADC的精度。同时,为了保证输入到MDAC电路和子ADC电路的信号保持同步,本文采用了电荷重分布型采样保持电路作为前端采保电路。本文采用65nm CMOS工艺完成电路原理图的搭建和版图的布局,并通过Cadance Spectre仿真软件完成仿真和后仿真,电源电压为1.2V。仿真结果表明,采保电路中的运放增益为76.5dB,单位增益带宽积为2.9GHz,相位裕度为63°。在500MSPS采样速率下,输入250MHz正弦信号,系统的有效位数(ENOB)为10.58位,SNDR为65.45dB,差分非线性为0.8LSB,积分非线性为1.2LSB,功耗为190mW,ADC能正常工作。