随着摩尔定律逐渐接近尾声,一味地通过提升工艺来比拼硬件性能将变得越来越艰难。在现有工艺下,如何改进硬件架构来适应不断变化的人工智能算法变得愈发的重要。为了针对具体应用,研究从底层硬件到上层软件接口的设计,保证芯片底层和上层软件接口设计符合具体应用的需求,本论文搭建了一个基于开源硬件框架的人工智能芯片研究平台。本文首先对目前的人工智能计算平台做了简单的分类,介绍了RISC-V指令集和基于RISC-V指令集的三款开源处理器核,深入分析了硬件加速框架NVDLA,并对其系统搭建和内部模块功能做了简单的使用说明。在此基础上,介绍了主要设计工作:(1)根据RISC-V指令集可扩展指令的方法,利用预留指令编码空间设计了一条SIGMOD激活函数指令。然后定义运算模块六种状态,设计系统整体和内部五个模块的对外接口,设计最后仿真了具体运算电路。(2)根据NVDLA CNN加速框架,从算力和带宽两方面入手设计硬件加速器。卷积神经网络主要用到两种运算:卷积和池化。分别对这两种运算通路进行硬件设计,然后仿真电路功能,封装各自的驱动函数,并对函数配置参数作出说明。为了减少带宽对硬件加速器的限制,设计了访存模块进行数据传输加速,提高总线访问效率。(3)使用ZYNQ的FPGA原型板和配套PYNQ软件搭建了软硬件验证平台,验证了RISC-V自定义激活函数指令的功能和硬件加速驱动函数的功能。搭建一个基于mnist数据集的小型卷积神经网络,在pynq-z2硬件平台上实现整个网络的配置和推理,正确识别出手写数字。