Σ-Δ型模数转换器(sigma-delta ADC)在音频、高精度测量、国防安全、通讯等方面都有着重要的应用。与其他类型的模数转换器相比,Σ-ΔADC属于过采样型ADC,是以较低的速度来换取非常高的精度,功耗也较低。在一些需要高精度但低速度的场合,Σ-ΔADC有着广泛的应用,目前转换位数一般会高达20bit以上。本文设计了基于0.5μm CMOS工艺的18bit的sigma-delta ADC调制器。根据理论确定电路为单环三阶结构。利用MATLAB软件内的Simulink对理想和非理想状态下的系统进行建模与仿真。当输入信号为20KHz,过采样率为128,过采样频率为5.12M,采样点数为16384时,仿真结果显示:在理想情况下,信噪比为127.4dB,有效位数为20.88位;非理想情况下,信噪比为117.5dB,有效位数为19.23位。利用Cadence软件对电路仿真与版图的设计,电路模块包括:交叠时钟电路、比较器电路、积分器电路、反馈DAC电路、差分运算放大器电路等。当电源电压达到5V时,全差分运算放大器增益达到70dB,单位增益带宽为215MHz,相位欲度为48°。Σ-ΔADC调制器的信噪比达到113.3dB,有效位数达到18.53位,整体版图面积为0.2mm2。