论文部分内容阅读
逐次逼近型模数转换器(SAR ADC:Successive Approximation RegisterAnalog to Digital Converter)作为奈奎斯特模数转换器的一大分支，和其它类型的模数转换器相比，具有精度高、功耗小、面积小，并且易于和现代CMOS工艺兼容的优点，被广泛地应用于移动便携设备、电池供电仪表、工业控制、数据采集系统以及生物医学仪器中。然而随着系统集成度以及性能的不断提升，人们对现有逐次逼近型模数转换器的功耗和速度都提出了更高的要求。 本课题从逐次逼近型模数转换器的系统结构出发，对传统系统架构的各个组成模块的非理想性、功耗以及限制SAR ADC转换速率的因素进行了相应的分析和研究，包括采样保持电路模块，比较器电路模块以及数模转换器DAC电路模块。在此基础上，针对实验室基于物联网应用的数据采集系统预研项目提出了一种低功耗SAR ADC架构。该架构通过采用一种改进的开关控制逻辑，降低了电容阵列所需要的单位电容数，以及平均的充放电功耗。和传统的开关控制逻辑相比，提出的低功耗SAR ADC架构所需要的单位电容数减少了50％，平均的开关逻辑功耗减小了约80％。论文采用该架构在0.35μm的CMOS工艺下设计实现了一款12-bit、1Msps的低功耗SAR ADC电路，并完成了该电路的流片和测试工作。电路芯片内核的面积为1.12mm2。在-55℃到150℃的温度变化范围内，对于100KHz的输入信号，测得该电路的SNDR为64.2dB。对应于3.3V的电源电压，该电路的功耗仅为0.72mW。 为了进一步提高低功耗SAR ADC系统的通用性，本课题针对实验室基于智能电网应用的片上可编程系统(PSOC)设计了一款高性能可编程SAR ADC。该SAR ADC以论文提出的低功耗SAR ADC系统架构为基础，加入了编程控制模块，可以实现精度和转换速率的编程控制，使得SAR ADC对于不同的性能要求有更高的功耗效率。论文采用该架构在0.18μm的CMOS工艺下完成了电路设计，并完成了该电路的流片和测试工作。测试结果显示所设计电路能够较好的满足项目要求。 为了提高SAR ADC的转换速率，论文提出了一种基于双下极板采样技术的Pipeline-SAR ADC电路架构，该架构通过采用一种双下极板采样技术，以及比较器和放大器共享技术，来尽可能的减小通道间的失配误差，而避免使用额外的误差校正电路。此外，论文还提出了一种基于比较器逻辑的控制电路来减小传统SAR ADC中较大的数字逻辑延迟，进而提高转换器的转换速率。论文以这种架构在0.18μm的CMOS工艺下设计实现了一款10-bit、100Msps的ADC电路，该电路在1.8V电源电压下，功耗为4.8mW。 此外，本课题在高精度模数转换器方面也做了进一步的研究。主要是在原有多比特Sigma-Delta ADC系统架构的基础上，提出了一种基于复用SAR ADC量化器(Reusable SAR quantizer)的多比特Sigma-Delta ADC架构。该架构通过复用SAR ADC量化器，可以省去很多的硬件开销，并且潜在的前馈结构可以降低对调制器的要求，进而显著的降低电路的功耗和面积。论文基于该架构在0.18μm的CMOS工艺下实现了一款二阶5比特前馈结构的Sigma-Delta ADC，在1.8V电源电压下电路的功耗仅为132μW。仿真结果表明，该架构在5KHz信号输入下，其SNDR为103dB，SFDR为112dB。