论文部分内容阅读
随着FPGA器件的快速发展使用,如何准确高效地测试验证大量同型号的FPGA芯片,在类似实际使用的环境下是否能正确执行设计规范所设定的逻辑功能,就成为厂家需要考虑的一个重要问题。因此,研发一套FPGA逻辑测试验证平台是十分必要的。本文以虚拟仪器技术为软件核心,针对FPGA逻辑测试验证的特性,设计了一台虚拟FPGA逻辑测试验证平台。该仪器是由软件提供不同的测试向量信号,在数据采集与逻辑控制等部分的硬件电路及计算机软件的共同作用下,完成FPGA中所下载数字电路的逻辑测试验证。论文首先对FPGA逻辑测试验证及虚拟仪器技术作出概述,其次介绍了课题的研究背景和意义,然后重点论述了虚拟FPGA逻辑测试验证平台的总体设计与实现,接着分章仔细讨论了仪器的硬件设计方案和原理以及应用软件的设计。最后简单介绍了被测FPGA开发板和验证样例的设计,并且给出了验证样例的测试结果与分析。在硬件组成上,一个完整的测试验证平台包括主板、被测FPGA开发板和计算机。在应用软件的配合下,平台的硬件部分具有信号产生、数据采集、缓冲存储、定时计数等多种功能。论文主要对平台的主板和被测FPGA开发板作了详细设计和调试。主板包括测试向量下载存储电路、响应数据采集存储电路、逻辑控制电路、缓冲电路和EPP(增强型并口)接口等部分。各控制电路均在FPGA中实现,本文重点阐述了FPGA中时钟分频电路、触发电路、地址产生电路、存储及控制电路、EPP接口控制电路及逻辑控制电路的设计。软件是虚拟FPGA逻辑测试验证平台的重要组成部分。所采用的软件编程环境是NI公司的Labwindows/CVI和LabVIEW。在软件的设计部分,采用模块化的编程方法,详细阐述了编程思路和实现方式,给出了设计流程图。在硬件的配合下,所设计的应用软件能够实现向量的新建、编辑、保存、下载、加载以及被测电路板响应数据地读取,并将其与预期响应数据的对比验证、保存打印等功能。最后论文对主要工作进行总结,并指出了平台的硬软件设计需要进一步完善和发展的方面。