本课题的研究内容集中在全数字音频功率放大器中的数字脉宽调制器的研究和设计上。 由于数字脉宽调制器的调制时钟频率与信号的量化级成正比，当输入为16位的音频信号时，调制时钟频率会达到GHz，这实际上达到了当今所能实现频率极限，对于消费类电子的应用来说，是不现实的。通过采用过采样插值和Sigma-Delta噪声整形调制器再量化输入信号为低位数的信号，可以解决调制时钟过高的问题。由于数字脉宽调制相对于模拟的NPWM本身固有的谐波问题，使得数字脉宽调制的失真很大。通过加入预补偿算法，用数字形式尽量逼近模拟调制的过程，可以做到低失真，高线性度的数字脉宽调制。 作者在研究了数字调制方法的基础上，提出了一套可行的线性数字脉宽调制器方案，并通过Verilog HDL硬件描述语言进行了电路的设计。 本文首先介绍了应用于音频放大领域的模拟放大器和D类放大器，分析了模拟的脉宽调制过程，并得出NPWM的无失真条件。然后介绍了数字脉宽调制的概念，增强的脉宽调制器结构和提高调制器线性度的方法。最后介绍了线性数字脉宽调制器的结构、各个功能单元及子电路的结构和设计中的问题及解决方法。作者并在本设计的基础上，介绍了数字系统设计的流程、综合及验证的方法。