本文采用自顶向下(Top-Down)的设计方法,给出了一个完整的RISC结构8位单片机的电路IP核。系统在总线方面采用了数据总线与指令总线相分离的哈佛双总线结构;在顶层时钟资源的分配上采用了取址、译码执行的两级流水线结构;在指令系统方面采用了仅35条指令易于学习使用的精简指令集方案。顶层上的这种设计思想,极大有利于硬件资源在全系统内的共享,从而简化了电路结构,并保证了指令执行的单周期性,最终达到了降低功耗,提高系统运行速度的设计目的。文中各章节分别对系统架构、子模块划分、模块设计与仿真、逻辑综合以及系统仿真等内容作了详细的介绍。设计过程中,在不影响电路功能的前提下,本着结构精简的原则,以结构优化来提高速度,并优化面积,尽可能减少实际使用的门数,从而为降低功耗做出贡献。对地址多址器、控制器、算术逻辑单元等几个模块进行的深入研究,改善了它们的电路结构,尤其是算术逻辑单元的改进,打破了系统性能提高的瓶颈。比较器控制电路的顺利完成,将极大拓宽该单片机的应用领域。本人完成了全部前端设计工作,最终达到了与微芯公司PIC16C622完全兼容的目的,从而有利于其配套软件的直接移植。研发工具主要为Cadence和Synopsys公司的相关设计工具。该课题的顺利完成将为今后的片上系统开发奠定坚实基础。