自二十一世纪以来,随着语音识别技术和嵌入式技术的迅速发展,越来越多基于嵌入式设备的语音识别系统出现在人们的工作和生活中,并发挥着重要的作用。然而在实际语音识别的环境中可能会伴随着各种各样的噪声干扰,影响语音识别系统的性能。因此在语音识别的前端处理过程中,对带噪语音信号进行语音增强,提高语音信号的质量就变得尤为重要。本文针对嵌入式语音识别前端处理中语音增强这一关键技术进行深入研究,提出了一种基于一阶差分阵列的双麦克风语音增强改进算法,并给出了FPGA硬件实现方案。具体研究内容如下:首先,对国内外麦克风阵列语音增强算法的研究现状进行了分析和总结,发现目前的许多麦克风阵列语音增强算法都仅仅停留在实验仿真阶段,且有多数算法的复杂度较高,不易于在资源有限的嵌入式设备实现。为了满足嵌入式设备语音增强的需求,本文选择了一种复杂度适中的基于一阶差分阵列的双麦克风语音增强算法FDM-SS。通过对FDM-SS算法的理论分析和仿真实验,发现该算法依赖于对静音段的估计,当静音段的估计偏差过大时,语音增强的性能会大大下降。针对此问题,提出了一种结合语音活动检测（FDM-SS+VAD）的改进算法,利用语音活动检测来实现对静音段的准确估计,以此来提高语音增强算法的性能。其次,使用Matlab搭建实验仿真环境,在0d B～10d B信噪比范围内,对所提出的改进算法进行仿真测试,并与FDM-SS算法进行性能对比。首先通过时域波形图进行比较,实验结果表明,在咖啡馆噪声和白噪声两种条件下,改进后算法的语音增强效果均有明显提升;然后通过语音感知质量评价PESQ得分进行比较,实验结果表明,在咖啡馆噪声条件下,改进后算法相较于FDM-SS算法,PESQ得分平均提高了13.09%;在白噪声条件下,改进后算法相较于FDM-SS算法,PESQ得分平均提高了12.48%。最后,基于FPGA对所提出的改进算法进行硬件实现。通过硬件资源和性能的权衡,设计了定点—浮点分块的算法硬件实现整体架构;完成了预处理模块、语音活动检测模块和频域语音增强模块的硬件设计;对整体设计进行了功能仿真验证及FPGA板级验证。最终结果表明,FPGA输出的增强语音与Matlab输出相比,PESQ得分下降了1.08%,在误差范围内证明了FPGA实现的结果准确性。另外,本设计处理1s的16Khz语音仅需要1.92ms便可完成语音增强,可以满足实时语音增强的需求。