在集成电路的实现过程中，测试成为必不可少的一个环节。随着集成电路（Integrated Circuit,IC）制造工艺的不断进步，单个芯片上能够集成的知识产权(Intellectual Property,IP)核越来越多，从而使得测试单个芯片所需要的测试数据量也随之激增，超出了测试设备性能所能允许的范围，给自动测试设备(Auto Test Equipment,ATE)的存储容量、工作频率以及带宽等带来了严峻的挑战，并使得芯片的测试成本越来越高。目前测试数据压缩技术是解决测试数据量问题的一种有效方法。本文在分析了多种有效的测试数据压缩方案后，提出了两种新的基于相容性分析的测试数据压缩方案。其中主要内容有：首先，本文介绍了芯片测试和测试数据压缩的基础知识，以及芯片测试中遇到的问题，将测试数据压缩分为基于编码的方案、基于线性解压的方案和基于扫描的方案三类，并着重分析和总结了经典的测试数据压缩方案。接下来，通过对数据块进行相容性分析发现，大多数数据块之间的不相容只是由于其中极少部分的对应位不相容导致的。针对这种情况，提出了一种基于跳变位相容的测试数据压缩方法，将这些数据块归入同一组中，用同一个Selective Huffman码字来表示，并用字典编码来表示这些跳变位在数据块中的位置，从而提高短码字数据块的出现频率，并减少不能采用码字编码的数据块个数，进而提高压缩率。最后，通过分析测试集特点，发现一种影响压缩率的现象——抖动现象，并借鉴计算机操作系统中虚拟存储器的思想，通过不断更新参考数据块来减少整个测试集的抖动次数，从而进一步提高压缩率。本论文针对ISCAS-89标准电路中的几个较大电路做了相关实验，其测试集由Mintest自动测试向量生成（Automatic Test PatternGenerator,ATPG）工具生成。实验结果表明，本论文提出的两种基于相容性分析的编码方法均能有效地压缩测试数据，且具有普遍适应性。