随着通信技术的发展和数字产品的日益增长，作为连接模拟信号与数字信号的桥梁，ADC在信号处理中越显重要。ADC的种类多种多样，它们的结构限制了速度、精度以及功耗等各方面的性能。因此，不同的ADC在不同应用场合有着特定的优势和市场。流水式ADC由于其速度快、精度较高、功耗相对较小的原因广泛应用于数字通讯领域中。　　 ADC的速度得益于工艺尺寸的缩小，但是精度却受到了限制。在CMOS工艺中，尺寸下降导致了晶体管的本征增益的衰减；在深亚微米工艺中，器件的匹配系数不是很高，运放会产生较大的失调电压，电容也有可能会有较大的不匹配，这些都将限制了ADC的精度，这就要求ADC要具有模拟或者数字补偿电路。近年来，数字校正算法成了提升ADC性能的一个有效方法。　　 本文设计了一个采样频率为40MHZ的10位九级结构流水模数转换器，该模数转换器使用3.3V工作电压，功耗为95.7mw。采用前8级1.5位、最后一级2位的结构，由两相不交叠时钟控制各级流水线的交替工作。另外，在采样保持电路中使用了带开关电容共模反馈的增益自举套筒式差分运算放大器，具有很高的增益和带宽，同时采用预放大动态锁存比较器，既有很快的比较速度又能有效地消除失调电压。