论文部分内容阅读
在雷达信号处理、软件无线电、图像处理等实时性、高速运算能力要求非常高的领域,多DSP并行阵列越来越得到广泛应用。为应对大数据量、高带宽、高速实时信号处理的需要,设计一款多核DSP阵列处理板是非常必要的。本课题的来源是作者所在工作单位自研项目“通用高速实时信号处理系统”,研究目的是要适应大数据量、高带宽、高速实时信号处理的应用,满足目前雷达、软件无线电、电子侦查对抗等算法验证需求,设计开发一款符合VITA65-2010标准的通用产品,并将本课题的研究成果应用作为成熟产品应用在公司高速实时信号处理系统系列产品中。作为单位自研“通用高速实时信号处理系统”项目的负责人之一,主要负责基于TMS320C6678多核DSP阵列处理板的研发工作,完成了多核DSP阵列处理板的主要元器件选型、总体方案设计、原理图设计、DSP底层驱动软件设计及算法验证测试等工作。本文详细介绍了基于TMS320C6678多核DSP阵列处理板的设计和实现过程。包含总体硬件设计方案、主要功能电路设计等内容。详细阐述本阵列处理板中使用的Rapid IO、Hyperlink、PCI-Express高速互联总线的互联关系、硬件设计和软件设计流程;对各个互联总线进行了较为详细的介绍,同时在本阵列处理板上对各高速互联接口进行了性能测试,并测试得到运行结果。另外结合阵列信号处理板的实际应用场合,详细深入的介绍了多核DSP TM320C6678的两种常用的上电自加载方式:EMIF16加载和SRIO加载的实现流程和方法。针对雷达信号处理,简要推导和分析了快速傅里叶变换算法,给出了多核DSP TMS320C6678多核间的软件实施流程,将并行算法部署到本阵列处理板上进行8核、16核及32核并行计算,得出了本阵列处理板的多核并行处理能力。本处理板是针对实际应用需求设计的基于多核DSP+FPGA架构的,以四片多核DSP芯片组成具有32核心的阵列处理平台。此处理板已成为本人所在工作单位面向高速信号处理领域的一款成熟产品,已经大量应用于雷达信号处理系统、软件无线电算法验证等领域。测试结果表明该平台具有非常强的运算处理能力和实用性。